Publicaciones

Todo

Artículos

Artículos de conferencias

Libros y capÍtulos de libro

Comentario

Ponencia

Otros

Tipo de publicación

Por investigador

Por afiliación

Título Año
MPSoC FPGA Implementation of Algorithms of Machine Learning for Clinical Applications Using High-Level Design Methodology Guanche Hernández, Mario Daniel ; León, Raquel ; Carballo, Pedro P. Fecha de publicación: 2023 DOI: 10.1109/DSD60849.2023.00109 Localización: Proceedings - 2023 26th Euromicro Conference on Digital System Design, DSD 2023[EISSN ], p. 764-769, (Enero 2023) Actas de congresos
SoC FPGA-based Multichannel Data Acquisition System with Linux-Baremetal AMP for Applications in the Field of Astrophysics Hernandez, Selenia Maria Medina; Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro ; Miranda Guillen, David S.; González, Sergio Fecha de publicación: 2023 DOI: 10.1109/DCIS58620.2023.10335975 Artículo
Low-cost Zynq FPGA SoC-based Data Acquisition System for Applications in the Field of Astrophysics Medina-Hernández, Selenia M.; Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro ; González, Sergio Fecha de publicación: 2023 DOI: 10.1109/ICECCME57830.2023.10252705 Artículo
Control System Design Methodology for SoC FPGA Quintana, Gabriel Santana; Carballo, Pedro P. ; Betancor Martín, Carlos Fecha de publicación: 2023 DOI: 10.1109/ICECCME57830.2023.10252948 Artículo
Design of SoC FPGA based controller to reduce shadow effects in photovoltaic installations Quintana, Gabriel Santana; Pérez Carballo, Pedro Francisco ; Betancor, Carlos Fecha de publicación: 2023 DOI: 10.1109/DCIS58620.2023.10335995 Artículo
Deep packet inspection through virtual platforms using system-on-chip FPGAs León Martín, Sonia Raquel ; Domínguez Hernández, Adrián ; Carballo, Pedro P. ; Nunez, Antonio Fecha de publicación: 2019 DOI: 10.1109/DCIS201949030.2019.8959882 Localización: 2019 XXXIV Conference on Design of Circuits and Integrated Systems (DCIS), Bilbao, Spain, 2019 Actas de congresos
Programmable SoC platform for deep packet inspection using enhanced Boyer-Moore algorithm Dominguez, Adrian; Carballo, Pedro P. ; Nunez, Antonio Fecha de publicación: 2017 DOI: 10.1109/ReCoSoC.2017.8016159 Localización: 12th International Symposium on Reconfigurable Communication-Centric Systems-on-Chip, ReCoSoC 2017 - Proceedings (8016159) Actas de congresos
Implementation of scalable video coding deblocking filter from high-level systemc description Carballo, Pedro P. ; Espino, Omar; Neris Tomé, Romén ; Hernández-Fernández, Pedro ; Szydzik, Tomasz M. , et al. Fecha de publicación: 2013 DOI: 10.1117/12.2016885 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 8764 (876408) Actas de congresos
Scalable video coding deblocking filter FPGA and ASIC implementation using high-level synthesis methodology Carballo, Pedro P. ; Espino, Omar; Neris Tomé, Romén ; Hernández-Fernández, Pedro ; Szydzik, Tomasz M. , et al. Fecha de publicación: 2013 DOI: 10.1109/DSD.2013.52 Localización: Proceedings - 16th Euromicro Conference on Digital System Design, DSD 2013 (6628307), p. 415-422 Actas de congresos
ESL flow for a hardware H.264/AVC decoder using TLM-2.0 and high level synthesis: a quantitative study Thadani, M.; Carballo, P. P. ; Hernández-Fernández, Pedro ; Marrero, G. ; Núñez, A. Fecha de publicación: 2009 DOI: 10.1117/12.821647 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 7363 (73630K) Actas de congresos
Message from the program chairs Nunez, Antonio ; Carballo, Pedro P. Fecha de publicación: 2009 Localización: 12th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, DSD 2009 (5350255) Comentario
Accelerating a MPEG-4 video decoder through custom software/hardware co-design Díaz, Jorge L.; Barreto, Dácii; García, Luz; Marrero, Gustavo ; Carballo, Pedro P. , et al. Fecha de publicación: 2007 DOI: 10.1117/12.722068 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 6590 (65900B) Actas de congresos
Exploring system interconnection architectures with VIPACES: From direct connections to NoCs Sánchez-Peña, Armando; Carballo, Pedro P. ; Núñez, Antonio Fecha de publicación: 2007 DOI: 10.1117/12.722054 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 6590 (65900Q) Actas de congresos
VIPACES, verification interface primitives for the development of AXI compliant elements and systems Sánchez-Peña, Armando; Carballo, Pedro P. ; García, Luz ; Núñez, Antonio Fecha de publicación: 2006 DOI: 10.1109/DSD.2006.93 Localización: Proceedings of the 9th EUROMICRO Conference on Digital System Design: Architectures, Methods and Tools, DSD 2006 (1690055), p. 305-312 Actas de congresos
CASSE: A system-level modeling and design-space exploration tool for multiprocessor systems-on-chip Reyes, Victor; Bautista, Tomás ; Marrero, Gustavo ; Carballo, Pedro P. ; Kruijtzer, Wido Fecha de publicación: 2004 DOI: 10.1109/DSD.2004.1333313 Localización: Proceedings of the EUROMICRO Systems on Digital System Design, DSD 2004, p. 476-483 Actas de congresos
Some experiences using system-on-chip buses Carballo, Pedro P. ; Santos, Pablo; Marrero Martín, Margarita ; Núñez, Antonio Fecha de publicación: 2003 DOI: 10.1117/12.501356 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 5117, p. 329-340 Actas de congresos
A method of generating trust-worthy performance estimations for soft-IPs Marrero Martín, Margarita ; Carballo, Pedro P. ; Núñez, Antonio Fecha de publicación: 2003 DOI: 10.1117/12.499074 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 5117, p. 610-617 Actas de congresos
Rapid-prototyping of high-performance RISC cores with VHDL Bautista, T. ; Marrero, G. ; Carballo, P. P. ; Nunez, A. Fecha de publicación: 1997 Localización: Proceedings of the VHDL International Users Forum Fall Conference, VIUF, p. 43-52 Actas de congresos
Integer and control units for a GaAs 32-bit RISC processor Carballo, P. P. ; Sarmiento, R. ; Núñez, A. Fecha de publicación: 1993 DOI: 10.1016/0165-6074(93)90026-H Localización: Microprocessing and Microprogramming[ISSN 0165-6074],v. 37, p. 105-108 Artículo
Creación de un entorno de diseño full-custom en Cadence/Edge para tecnología GaAs Pérez Carballo, Pedro Francisco ; Montiel Nelson, J. A. ; Sarmiento, Roberto ; López Feliciano, Jose Francisco ; Núñez Ordóñez, Antonio Fecha de publicación: 1992 Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, p. 333-338 Capítulo de libro