ESPAÑOL ENGLISH

Hernández Ballester, Antonio

Publicaciones

Todo

Artículos

Artículos de conferencias

Comentario

Ponencia

Otros

Tipo de publicación

Por investigador

Por afiliación

Título Año
Influence of gate geometry in integrated MOS varactors on accumulation mode for RF Amselem, E.; González, B. ; García, J. ; Aldea, I.; Marrero Martín, Margarita Luisa , et al. Fecha de publicación: 2007 DOI: 10.1109/SCED.2007.383997 Localización: 2007 Spanish Conference on Electron Devices, Proceedings (4271170), p. 68-71 Actas de congresos
A study of stacked and miniature 3-D inductor performance for radio frequency integrated circuit design Iturri, A. Goñi; Del Pino, F. J. ; Khemchandani, S. L. ; García, J. ; González, B. , et al. Fecha de publicación: 2007 DOI: 10.1117/12.721913 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 6590 (65901C) Actas de congresos
A 3-10 GHz ultrawideband SiGe LNA with wideband LC matching network Del Pino, J. ; Khemchandani, S. L. ; García, H. ; Pulido, R.; Goñi, A., et al. Fecha de publicación: 2007 DOI: 10.1117/12.723575 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 6590 (65901F) Actas de congresos
A fully integrated low-noise amplifier in SiGe 0.35 μm technology for 802.11a WIFI applications Pulido, R.; Khemchandani, S. L. ; Goni-Iturri, A.; Diaz, R.; Hernández Ballester, Antonio , et al. Fecha de publicación: 2005 DOI: 10.1117/12.608508 Localización: Proceedings of SPIE-VLSI Circuits and Systems II [ISSN 0277-786X],v. 5837, p. 1064-1074, (30 junio 2005) Actas de congresos
Design and modelling of an on silicon spiral inductor library using improved EM simulations Goni-Iturri, A.; Khemchandani, S. L. ; Del Pino, F. J. ; García, J. ; González, B. , et al. Fecha de publicación: 2005 DOI: 10.1117/12.608292 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 5837 PART I (59), p. 534-541 Actas de congresos
Analytical models for PN cross varactors Pérez, J. A.; González, B. ; García, J. ; Del Pino, J. ; Khemchandani, S. L. , et al. Fecha de publicación: 2005 DOI: 10.1109/SCED.2005.1504321 Localización: 2005 Spanish Conference on Electron Devices, Proceedings,v. 2005 (1504321), p. 107-110 Actas de congresos
Inductores integrados planos sobre tecnologías de silicio Pino Suárez, Francisco Javier del ; Sendra Sendra, José Ramón ; Hernández Ballester, Antonio ; González, B. ; García García, Javier , et al. Fecha de publicación: 2004 Localización: Vector Plus. Las Palmas de Gran Canaria: Fundación Universitaria, 1994- ISSN 1134-5306, n.24, 2004 Artículo
Characterization of extrinsic resistances in temperature behaviour modelling of InGaAs MODFETs González, B. ; Hernández Ballester, Antonio ; García, J. ; Del Pino, F. J. ; Sendra, J. R. , et al. Fecha de publicación: 2004 DOI: 10.1088/0268-1242/19/5/015 Localización: Semiconductor Science and Technology[ISSN 0268-1242],v. 19, p. 648-654 JCR: 2,152 - Q1 SCIE Artículo
Temperature in HFETs when operating in DC González, Benito ; Hernández Ballester, Antonio ; García, Javier ; Del Pino, F. Javier ; Sendra, José R. , et al. Fecha de publicación: 2003 DOI: 10.1117/12.501195 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 5117, p. 527-532 Actas de congresos
Empirical model of the metal losses in integrated inductors Del Pino, J. ; García, J. ; González, B. ; Sendra, J. R. ; Hernández Ballester, Antonio , et al. Fecha de publicación: 2003 DOI: 10.1117/12.501210 Localización: Proceedings of SPIE - The International Society for Optical Engineering[ISSN 0277-786X],v. 5117, p. 461-469 Actas de congresos
Static simulation of pseudomorphic heterostructure FETs at medium/high temperatures González, B. ; Hernández Ballester, Antonio ; González-Sanz, F.; Fernández De Ávila, S.; Nunez, A. Fecha de publicación: 2002 DOI: 10.1088/0268-1242/17/6/306 Localización: Semiconductor Science and Technology[ISSN 0268-1242],v. 17, p. 534-539 JCR: 1,241 - Q1 SCIE Artículo
Models and tools for CMOS integrated inductors Del Pino, J. ; Sendra, J. R. ; Hernández Ballester, Antonio ; Khemchandani, S. L. ; Aguilera, J., et al. Fecha de publicación: 2002 DOI: 10.1023/A:1021220116195 Localización: Analog Integrated Circuits and Signal Processing[ISSN 0925-1030],v. 33, p. 171-178 JCR: 0,204 - Q4 SCIE Artículo
Power model for DCFL family García, J. ; Hernández Ballester, Antonio ; Del Pino, J. ; Sendra, J. R. ; González, B. , et al. Fecha de publicación: 2002 DOI: 10.1049/el:20020027 Localización: Electronics Letters[ISSN 0013-5194],v. 38, p. 13-14 SJR: 1,542 - Q1 SCIE Artículo
On silicon integrated inductor library design for wireless applications Del Pino, Javier ; Sendra, José R. ; Hernández Ballester, Antonio ; García, Javier ; González, Benito , et al. Fecha de publicación: 2002 DOI: 10.1109/IECON.2002.1185344 Localización: IECON Proceedings (Industrial Electronics Conference),v. 3, p. 2376-2380 Actas de congresos
A novel geometry for circular series connected multilevel inductors for CMOS RF integrated circuits Aguilera, Jaime; Meléndez, Juan; Berenguer, Roc; Sendra, José Ramón ; Hernández Ballester, Antonio , et al. Fecha de publicación: 2002 DOI: 10.1109/TED.2002.1003756 Localización: IEEE Transactions on Electron Devices[ISSN 0018-9383],v. 49, p. 1084-1086 JCR: 1,936 - Q1 SCIE Artículo
Optimization of the δ-doped layer in P-HFETs at medium/high temperatures González, B. ; Hernández Ballester, Antonio ; García, J. ; Del Pino, J. ; Sendra, J. R. , et al. Fecha de publicación: 2000 DOI: 10.1088/0268-1242/15/4/101 Localización: Semiconductor Science and Technology[ISSN 0268-1242],v. 15 JCR: 1,169 - Q1 SCIE Artículo
Optimization of the delta-doped layer in P-HFETs at medium/high temperatures Gonzalez, B ; Hernández Ballester, Antonio ; Garcia, J ; del Pino, J ; Sendra, JR, et al. Fecha de publicación: 2000 Localización: Semiconductor Science And Technology[ISSN 0268-1242],v. 15 (4), p. L19-L23 JCR: 1,169 - Q1 SCIE Comentario
Modelling of low power cw laser beam heating effects on a GaAs substrate Abbott, D; Davis, B; Gonzalez, B ; Hernández Ballester, Antonio ; Eshraghian, K Fecha de publicación: 1998 DOI: 10.1016/S0038-1101(97)00284-0 Localización: Solid-State Electronics[ISSN 0038-1101],v. 42 (5), p. 809-816 JCR: 0,883 - Q1 SCIE Artículo
Gastim - A Timing Analyzer For Gaas Digital Circuits Hernández Ballester, Antonio ; Gomez, L. ; Nunez, A. Fecha de publicación: 1993 Localización: Euro-Dac 93 - European Design Automation Conference With Euro-Vhdl 93 : Proceedings, p. 190-195 Actas de congresos
Timing analysis for DCFL/SDCFL VLSI circuits Gómez, L. ; Hernández Ballester, Antonio ; Nunez, A. Fecha de publicación: 1993 DOI: 10.1016/0165-6074(93)90189-R Localización: Microprocessing and Microprogramming[ISSN 0165-6074],v. 38, p. 511-518 Artículo