ESPAÑOL ENGLISH

Pérez Carballo, Pedro Francisco

TFT

Tipo de publicación

Por investigador

Por afiliación

Título Año
Diseño de núcleos de computación para la aceleración de aplicaciones de análisis de patrones en FPGA usando OpenCL Ferrero Medina, Miguel Ángel Director/a: Pérez Carballo, Pedro Francisco ; Barrios Alfaro, Yubal Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2018 Trabajo final de grado
Implementación hardware de algoritmos de cifrado ligero para IoT sobre FPGA Luis Alonso, Jonay Director/a: Pérez Carballo, Pedro Francisco ; Barrios Alfaro, Yubal Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2018 Trabajo final de grado
Plataforma para inspección profunda de paquetes sobre Zynq UltraScale+ MPSoC De La Cruz Falcón, Norberto Jesús Director/a: Pérez Carballo, Pedro Francisco ; Leon Martin, Sonia Raquel Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2018 Trabajo final de grado
Plataforma SOC FPGC para algoritmos de búsqueda de patrones usando técnicas de reconfiguración parcial Moreno Rodríguez, Agoney Jesús Director/a: Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro ; Domínguez Hernández, Adrián Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2017 Trabajo final de grado
Análisis y diseño de aceleradores hardware sobre SoC basados en FPGA orientados a aplicaciones de seguridad en Internet de las cosas Barrios Alfaro, Yubal Director/a: Pérez Carballo, Pedro Francisco ; Núñez Ordóñez, Antonio Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2017 Trabajo final de máster
Diseño e implementación de una arquitectura MapReduce para aplicaciones Big Data mediante síntesis de alto nivel Spahr, Julian Director/a: Pérez Carballo, Pedro Francisco ; Núñez Ordóñez, Antonio Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2017 Trabajo final de máster
IP para la implementación de un módulo RISC-V en una FPGA Rodríguez Almeida, Antonio José Director/a: Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro Fecha de publicación: 2017 Trabajo final de grado
Optimización de una plataforma de inspección profunda de paquetes basada en SoC FPGA para Gigabit Ethernet León Martín, Sonia Raquel Director/a: Pérez Carballo, Pedro Francisco ; Barrios Alfaro, Yubal ; Domínguez Hernández, Adrián Fecha de publicación: 2017 Trabajo final de grado
Adaptación de un sensor de proximidad y táctil mediante FPGAs para la interacción humano-robot Díaz González, Richard Director/a: Pérez Carballo, Pedro Francisco ; Escaida Navarro, Stefan Titulación: Ingeniero de Telecomunicación Fecha de publicación: 2017 Proyecto fin de carrera
OPTIMIIZACION DE UNA PLATAFORMA DE INSPECCION PROFUNDA DE PAQUETES BASADA EN SoC FPGA PARA GIGABIT ETHERNET León Martín, Sonia Raquel Director/a: Pérez Carballo, Pedro Francisco ; Barrios Alfaro, Yúbal ; Domínguez Hernández, Adrián Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2017 Trabajo final de grado
Extensión de una plataforma de inspección profunda de paquetes para análisis de expresiones regulares Ramos Díaz, María Luisa Director/a: Pérez Carballo, Pedro Francisco ; Spahr, Julian Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2017 Trabajo final de grado
Diseño e implementación mediante síntesis de alto nivel de un IP para el filtrado y clasificación de paquetes TCP/IP Vega Del Pino, Benjamin Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2016 Trabajo final de máster
Implementación de búsquedas regulares en una plataforma para el procesamiento de paquetes de red en FPGA Xilinx Zynq Barrios Alfaro, Yubal Director/a: Pérez Carballo, Pedro Francisco ; Dominguez Hernandez, Adrian Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2016 Trabajo final de grado
Dispositivo Modular Con Interfaz De Voz Para Control Domotico Rodríguez Rodríguez, Yeray Carmelo Director/a: Pérez Carballo, Pedro Francisco Titulación: Ingeniero en Electrónica Fecha de publicación: 2016 Proyecto fin de carrera
Desarrollo de una unidad de despacho para la plataforma Soc DPI basada en FPGA Xilinx Zynq González Crespo, Irene Director/a: Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro ; Vega Del Pino, Benjamin Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2016 Trabajo final de grado
Análisis de expresiones regulares usando DFA/NFA. Aplicación a la inspección de paquetes de datos en FPGA Spahr, Julian Director/a: Pérez Carballo, Pedro Francisco ; Dominguez Hernandez, Adrian Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2016 Trabajo final de grado
Análisis de Paquetes de Datos TCP/IP en Plataforma Configurable Zynq Vega Del Pino, Benjamin Director/a: Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2015 Trabajo final de grado
Metodología de síntesis ESL basada en TLM. Aplicación al diseño de un decodificador de vídeo Monzón Rodríguez, Paloma Director/a: Pérez Carballo, Pedro Francisco ; Hernández Fernández, Pedro ; P. Carballo, Pedro Titulación: Ingeniero de Telecomunicación Fecha de publicación: 2015 Trabajo final de grado
Síntesis de alto nivel basada en Xilinx Vivado para aceleradores hardware Domínguez Hernández, Adrián Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2014 Trabajo final de máster
Estudio y análisis del codificador y decodificador de vídeo H.265/ HEVC García Quintana, Lidia Esther Director/a: Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Ingeniería de Telecomunicación Fecha de publicación: 2014 Trabajo final de máster