Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/77167
Título: Implementación hardware de algoritmos de cifrado ligero para IoT sobre FPGA
Autores/as: Luis Alonso, Jonay
Director/a : Pérez Carballo, Pedro Francisco 
Barrios Alfaro, Yubal 
Clasificación UNESCO: 3325 Tecnología de las telecomunicaciones
Fecha de publicación: 2018
Resumen: En este trabajo se realiza el estudio, el diseño, la implementación y validación de un sistema de seguridad con distintas etapas, sobre un MPSoC programable basado en FPGA de un nodo Fog orientado en aplicaciones de Internet de las Cosas, que incluye una etapa de cifrado con el bloque SIMON, con el objetivo de que este bloque pueda encriptar y desencriptar la información que le pasamos a este bloque de seguridad. Otro de las etapas es la verificación de esa información con la ayuda del algoritmo hash, en este trabajo se emplea el hash SHA-256. La última etapa de seguridad ha sido la generación de las claves aleatorias, haciendo que nuestro sistema cumpla con un nivel de seguridad de 128 bits. Para poder alcanzar ese bloque de seguridad, es necesario un estudio previo de las metodologías actuales de cifrado orientados a IoT, así como de que las aplicaciones desarrolladas en este trabajo cumplan una serie de requisitos, ya sea en consumo computacional, huella de memoria o consumo de potencia. También se verificará que esas aplicaciones cubran los objetivos que tiene como fin este trabajo. Se detalla en este trabajo la importancia de la utilización de aceleradores hardware, detallando la metodología de diseño basada en síntesis de alto nivel empleado y haciendo un resumen de las herramientas que se han decidido utilizar en el trabajo para completar satisfactoriamente las etapas anteriormente nombradas. Por último, se realizan las distintas validaciones del sistema para asegurar su correcto funcionamiento y realizar distintas medidas de consumo de potencia, recursos y latencia. Se ha conseguido diseñar un sistema de seguridad que funciona a una frecuencia de 200 MHz, con una ocupación reducida en el dispositivo, dando por satisfactoria la integración del bloque de seguridad en dispositivos con uno requisitos específicos en recursos, dando cabida para la integración de nuevas funcionalidades si fuese necesario.
Departamento: Departamento de Ingeniería Electrónica Y Automática
Facultad: Escuela de Ingeniería de Telecomunicación y Electrónica
Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación
URI: http://hdl.handle.net/10553/77167
Colección:Trabajo final de grado
Restringido ULPGC
miniatura
Adobe PDF (3,94 MB)
Inicia sesión para acceder

En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.

Vista completa

Visitas

150
actualizado el 31-dic-2023

Descargas

31
actualizado el 31-dic-2023

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.