Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/77426
Title: | Diseño e implementación mediante síntesis de alto nivel de un IP para el filtrado y clasificación de paquetes TCP/IP | Authors: | Vega Del Pino, Benjamin | Director: | Núñez Ordóñez, Antonio Pérez Carballo, Pedro Francisco |
UNESCO Clasification: | 3325 Tecnología de las telecomunicaciones | Keywords: | TCP/IP classifier inspection Zynq IP block, et al |
Issue Date: | 2016 | Abstract: | This paper presents the work done to design a packet classifier implemented on a FPGA. The target of this IP block is to accelerate the decision process of a network security system. This block decides whether a packet is sent either to a DPI block or Ethernet interface. The decision is made by checking the values of different fields within the headers of the Ethernet and IP layers. | Faculty: | Escuela de Ingeniería de Telecomunicación y Electrónica | Institute: | IU de Microelectrónica Aplicada | Degree: | Máster Universitario en Tecnologías de Telecomunicación | URI: | http://hdl.handle.net/10553/77426 |
Appears in Collections: | Trabajo final de máster |
En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.
Show full item recordPage view(s)
112
checked on Nov 1, 2024
Download(s)
134
checked on Nov 1, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.