ESPAÑOL ENGLISH

López Feliciano, José Francisco

Publicaciones

All

Articles

Conference Papers

Books & Book Chapters

Review

Annotation

Lecture

Others

By researcher

By affiliation

Refined By:

Structure: gir iuma: diseño de sistemas electrónicos integrados para el procesamiento de datos

Structure: gir iuma: sistemas de información y comunicaciones

Researcher: sarmiento rodríguez, roberto

Type: artículo

Title Issue Date
Lossy hyperspectral image compression on a graphics processing unit: parallelization strategy and performance evaluation Santos, Lucana ; Magli, Enrico; Vitulli, Raffaele; Núñez, Antonio ; López, José F. , et al Issued date: 2013 DOI: 10.1117/1.JRS.7.074599 Source: Journal of Applied Remote Sensing,v. 7 (12485SS) SJR: 0,448 - Q2 JCR: 0,892 - Q3 SCIE Artículo
A novel real-time DSP-based video super-resolution system Lopez, Sebastian ; Callico, Gustavo M. ; Tobajas, Felix ; López Feliciano, José Francisco ; Sarmiento, Roberto Issued date: 2009 DOI: 10.1109/TCE.2009.5373797 Source: IEEE Transactions on Consumer Electronics[ISSN 0098-3063],v. 55 (5373797), p. 2264-2270 JCR: 0,942 - Q2 SCIE Artículo
Grouped approach for the design of H.264/AVC motion estimation architectures López, Sebastián ; Callicó, Gustavo M. ; Tobajas, Félix ; De Armas Sosa, Valentín ; López Feliciano, José Francisco , et al Issued date: 2008 DOI: 10.4218/etrij.08.0208.0225 Source: ETRI Journal[ISSN 1225-6463],v. 30, p. 862-864 JCR: 1,109 - Q2 SCIE Artículo
A flexible template for H.264/AVC block matching motion estimation architectures López, Sebastián ; Callicó, Gustavo M. ; Tobajas, Félix ; López Feliciano, José Francisco ; Sarmiento Rodríguez, Roberto Issued date: 2008 DOI: 10.1109/TCE.2008.4560169 Source: IEEE Transactions on Consumer Electronics [ISSN 0098-3063], v. 54 (2), p. 845-851, (Enero 2008) JCR: 0,985 - Q2 SCIE Artículo
A novel high performance architecture for H.264/AVC deblocking filtering López, Sebastián ; Tobajas, Félix ; Callicó, Gustave M. ; Pérez, Pedro A.; De Armas Sosa, Valentín , et al Issued date: 2007 DOI: 10.4218/etrij.07.0206.0234 Source: ETRI Journal[ISSN 1225-6463],v. 29, p. 396-398 JCR: 0,936 - Q2 SCIE Artículo
Técnicas de súper-resolución para la mejora de secuencias de vídeo comprimido Marrero Callicó, Gustavo ; Barreto Dos Santos, Dácil; López Suárez, Sebastián ; Tarajano Beracoechea, Carlos; López Feliciano, José , et al Issued date: 2007 Source: Vector Plus. Las Palmas de Gran Canaria: Fundación Universitaria, 1994- ISSN 1134-5306, n.30, 2007, p. 34 Artículo
Low-cost super-resolution algorithms implementation over a HW/SW video compression platform Callicó, Gustavo M. ; Llopis, Rafael Peset; López, Sebastian ; López Feliciano, José Francisco ; Núñez, Antonio , et al Issued date: 2006 DOI: 10.1155/ASP/2006/84614 Source: Eurasip Journal on Applied Signal Processing[ISSN 1110-8657],v. 2006 (84614) JCR: 0,463 - Q3 Artículo
Cell scheduling for VOQ switches with different strict priority levels Tobajas, F. ; Esper-Chaín, R. ; De Armas Sosa, Valentín ; López Feliciano, José Francisco ; Sarmiento, R. Issued date: 2003 DOI: 10.1049/el:20030334 Source: Electronics Letters[ISSN 0013-5194],v. 39, p. 580-581 SJR: 1,278 - Q1 JCR: 1,01 - Q2 SCIE Artículo
A CORDIC processor for FFT computation and its implementation using gallium arsenide technology Sarmiento, R ; Tobajas, Félix ; De Armas Sosa, Valentín ; Esper-Chaín, Roberto ; López Feliciano, José Francisco , et al Issued date: 1998 DOI: 10.1109/92.661241 Source: Ieee Transactions On Very Large Scale Integration (Vlsi) Systems[ISSN 1063-8210],v. 6 (1), p. 18-30 JCR: 0,733 - Q1 SCIE Artículo
Pipelined GaAs carry lookahead adder López Feliciano, José Francisco ; Reina, R.; Hernández, L.; Tobajas, F. ; De Armas Sosa, Valentín , et al Issued date: 1998 DOI: 10.1049/el:19981239 Source: Electronics Letters[ISSN 0013-5194],v. 34, p. 1732-1733 JCR: 1,152 - Q1 SCIE Artículo
Noise margin enhancement in GaAs ROM's using current mode losic López Feliciano, José Francisco ; Sarmiento, R. ; Eshraghian, K.; Núñez, A. Issued date: 1997 DOI: 10.1109/4.563683 Source: IEEE Journal of Solid-State Circuits[ISSN 0018-9200],v. 32, p. 592-597 JCR: 0,922 - Q1 SCIE Artículo
GaAs pseudodynamic latched logic for high performance processor cores López Feliciano, José Francisco ; Eshraghian, K.; Sarmiento, R. ; Núnez, A. ; Abbott, D. Issued date: 1997 DOI: 10.1109/4.604094 Source: IEEE Journal of Solid-State Circuits[ISSN 0018-9200],v. 32, p. 1297-1303 JCR: 0,922 - Q1 SCIE Artículo
Gallium arsenide pseudo-dynamic latched logic López Feliciano, José ; Eshraghian, K.; Sarmiento, R. ; Núñez, A. Issued date: 1996 DOI: 10.1049/el:19960926 Source: Electronics Letters[ISSN 0013-5194],v. 32, p. 1353-1354 SCIE Artículo