Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/77472
Título: Plataforma FPGA PCI Express para aplicaciones Big Data
Autores/as: González Crespo, Irene
Director/a : Núñez Ordóñez, Antonio 
Pérez Carballo, Pedro Francisco 
Clasificación UNESCO: 3325 Tecnología de las telecomunicaciones
Fecha de publicación: 2018
Resumen: Este Trabajo Fin de Máster está formado por dos partes fundamentales. La primera se centra en la implementación del bus de comunicaciones PCI Express para facilitar una comunicación rápida, eficaz y eficiente entre la placa de prototipado FPGA y el host controlador del sistema. Obteniendo así una plataforma FPGA que utiliza PCI Express como interfaz de datos. La segunda se centra en el desarrollo de un clasificador de datos apto para aplicaciones de Big Data, permitiendo trabajar con datos en tiempo real. Por ello, se procede a la combinación de ambas partes en un sistema de procesamiento para Big Data, aunque se permite que el diseño pueda ser reutilizado para otros tipos de aplicaciones (DPI, CEP, …). La implementación del sistema se ha realizado sobre la placa de desarrollo de Xilinx ZC706. Inicialmente, se describe el bus de comunicaciones PCI Express, con todas las particularidades que lo caracterizan y su funcionamiento. De esta manera, se tiene una visión clara de las amplias bases que cubre y los beneficios que aporta a un sistema. A continuación, se explica el bloque utilizado para su implementación, RIFFA. Se tratan sus características principales y su arquitectura, para posteriormente proceder a su implementación y los pasos necesarios para adaptarlo a la FPGA utilizada. También, se realiza un breve estudio de los diferentes clasificadores estudiados, los cuales pueden ser implementados en diferentes aplicaciones Big Data, haciendo especial hincapié en el seleccionado para el desarrollo de este proyecto. El clasificador escogido se basa en el algoritmo de bitonic sorting, del cual se muestra su arquitectura y los cambios realizados para su posterior implementación sobre la FPGA. Finalmente, se realiza la implementación del sistema completo sobre la FPGA, incluyendo el bus de comunicaciones PCI Express y el clasificador de bitonic sorting, incluyendo las fases de verificación y validación del sistema. Como conclusión, se puede observar que se consiguen elevadas tasas de transmisión de datos gracias a la implementación del bus de comunicaciones PCI Express a través de RIFFA y se obtiene un sistema completo apto para aplicaciones de Big Data. El sistema es capaz de trabajar en tiempo real y con elevadas tasas de transmisión, obteniendo un sistema funcional, fiable y efectivo.
Departamento: Departamento de Ingeniería Electrónica Y Automática
Facultad: Escuela de Ingeniería de Telecomunicación y Electrónica
Instituto: IU de Microelectrónica Aplicada
Titulación: Máster Universitario en Tecnologías de Telecomunicación
URI: http://hdl.handle.net/10553/77472
Colección:Trabajo final de máster
miniatura
Adobe PDF (3,33 MB)
miniatura
Adobe PDF (700,93 kB)
miniatura
Adobe PDF (530,61 kB)

En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.

Vista completa

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.