Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/63621
| Title: | Diseño de un reloj de ajedrez digital usando dispositivo lógico programable y lenguaje VHDL | Authors: | Ticay Rivas, Jaime Roberto | Director: | Pérez Suárez, Santiago Tomás | UNESCO Clasification: | 3325 Tecnología de las telecomunicaciones | Issue Date: | 2008 | Degree: | Ingeniero Técnico de Telecomunicación, especialidad en Sistemas de Telecomunicación | URI: | http://hdl.handle.net/10553/63621 | Rights: | Acceso restringido para la comunidad universitaria de la ULPGC |
| Appears in Collections: | Proyecto fin de carrera Restringido ULPGC Pendiente de revisión |
Adobe PDF (6,54 MB)
This file is reserved to the following groups: autenticadosEn el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.
Show full item recordPage view(s)
293
checked on Jul 27, 2024
Download(s)
76
checked on Jul 27, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.