Identificador persistente para citar o vincular este elemento:
http://hdl.handle.net/10553/63621
| Título: | Diseño de un reloj de ajedrez digital usando dispositivo lógico programable y lenguaje VHDL | Autores/as: | Ticay Rivas, Jaime Roberto | Director/a : | Pérez Suárez, Santiago Tomás | Clasificación UNESCO: | 3325 Tecnología de las telecomunicaciones | Fecha de publicación: | 2008 | Titulación: | Ingeniero Técnico de Telecomunicación, especialidad en Sistemas de Telecomunicación | URI: | http://hdl.handle.net/10553/63621 | Derechos: | Acceso restringido para la comunidad universitaria de la ULPGC |
| Colección: | Proyecto fin de carrera Restringido ULPGC Pendiente de revisión |
Adobe PDF (6,54 MB)
Inicia sesión para accederEn el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.
Vista completaVisitas
293
actualizado el 27-jul-2024
Descargas
76
actualizado el 27-jul-2024
Google ScholarTM
Verifica
Comparte
Exporta metadatos
Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.