Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/49676
Título: Low power arithmetic circuits in feedthrough dynamic CMOS logic
Autores/as: Navarro-Botello, Victor 
Montiel-Nelson, Juan A. 
Nooshabadi, Saeid
Dyer, Mike
Clasificación UNESCO: 3307 Tecnología electrónica
Palabras clave: CMOS logic circuits
CMOS technology
Logic design
Energy consumption
Delay effects, et al.
Fecha de publicación: 2006
Publicación seriada: Midwest Symposium on Circuits and Systems 
Conferencia: 49th IEEE International Midwest Symposium on Circuits and Systems 
Resumen: This paper presents the design of low power high performance arithmetic circuits using the feedthrough logic (FTL) [1] concept. Low power FTL arithmetic circuits provide for smaller propagation time delay (2.6 times), lower energy consumption (31%), and similar combined delay, power consumption, and active area product, when compared with the standard CMOS technologies.
URI: http://hdl.handle.net/10553/49676
ISBN: 1424401739
ISSN: 1548-3746
DOI: 10.1109/MWSCAS.2006.382161
Fuente: Midwest Symposium on Circuits and Systems[ISSN 1548-3746],v. 1 (4267238), p. 709-712
Colección:Actas de congresos
Vista completa

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.