Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/45092
Título: Gallium arsenide pseudo-dynamic latched logic
Autores/as: López Feliciano, José 
Eshraghian, K.
Sarmiento, R. 
Núñez, A. 
Clasificación UNESCO: 3307 Tecnología electrónica
Palabras clave: Gallium compounds
Pipeline processing
Integrated circuit design
Integrated circuit noise
FET logic devices
Fecha de publicación: 1996
Editor/a: 0013-5194
Publicación seriada: Electronics letters 
Resumen: A new GaAs logic family, pseudo-dynamic latched logic (PDLL). is introduced. Compared with traditional static GaAs logic families, PDLL allows complex gate design with less power dissipation. In addition, it overcomes problems associated with charge degradation in the storage nodes in dynamic logic gates, and operates at relatively high temperatures. PDLL is self-latched which leads to the possibility of implementing compact pipeline systems.
URI: http://hdl.handle.net/10553/45092
ISSN: 0013-5194
DOI: 10.1049/el:19960926
Fuente: Electronics Letters[ISSN 0013-5194],v. 32, p. 1353-1354
Colección:Artículos
Vista completa

Citas SCOPUSTM   

5
actualizado el 15-dic-2024

Citas de WEB OF SCIENCETM
Citations

4
actualizado el 15-dic-2024

Visitas

89
actualizado el 04-may-2024

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.