Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/45043
Campo DC Valoridioma
dc.contributor.authorTobajas, Félix B.en_US
dc.contributor.authorEsper-Chaín, Robertoen_US
dc.contributor.authorRegidor, R.en_US
dc.contributor.authorSantana, O.en_US
dc.contributor.authorSarmiento Rodríguez, Robertoen_US
dc.date.accessioned2018-11-22T06:50:04Z-
dc.date.available2018-11-22T06:50:04Z-
dc.date.issued2006en_US
dc.identifier.isbn1-4244-0184-2en_US
dc.identifier.otherWoS-
dc.identifier.urihttp://hdl.handle.net/10553/45043-
dc.description.abstractIn this paper, the implementation of a 2.5 Gbps 1:32 deserializer in SiGe BiCMOS technology using standard cells and ECL bipolar circuits in order to minimize power consumption, is presented. The deserializer is composed of two main circuits: a demultiplexer and a clock distribution network. The architecture of the demultiplexer is based on a tree structure which allows using CMOS technology for low-speed stages. Clock signals are generated by the clock distribution network which is formed by static frequency dividers. In order to adapt both logic families, an ECL to CMOS converter was designed. High-speed ECL circuits were implemented full-custom with Cadence Virtuoso whereas standard cells were used for CMOS circuits were designed with Silicon Ensemble. Functionality has been verified through post-layout simulations performed in all technology's corner cases. The final IC has an area of 700 mum times 1045 mum and a total power consumption of 300 mW approximation.en_US
dc.languageengen_US
dc.publisherInstitute of Electrical and Electronics Engineers (IEEE)en_US
dc.source2006 IEEE Design and Diagnostics of Electronic Circuits and systems,v. 2006 (1649564), p. 19-24en_US
dc.subject3307 Tecnología electrónicaen_US
dc.subject.otherGermanium silicon alloysen_US
dc.subject.otherSilicon germaniumen_US
dc.subject.otherBiCMOS integrated circuitsen_US
dc.subject.otherCMOS technologyen_US
dc.subject.otherEnergy consumptionen_US
dc.subject.otherTree data structuresen_US
dc.subject.otherSignal generatorsen_US
dc.titleA low power 2.5 Gbps 1:32 deserializer in SiGe BiCMOS technologyen_US
dc.typeinfo:eu-repo/semantics/conferenceObjecten_US
dc.typeConferenceObjecten_US
dc.relation.conference9th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systemsen_US
dc.identifier.doi10.1109/DDECS.2006.1649564en_US
dc.identifier.scopus33847114796-
dc.identifier.isi000238973400006-
dc.contributor.authorscopusid6602389338-
dc.contributor.authorscopusid6602504574-
dc.contributor.authorscopusid23006166000-
dc.contributor.authorscopusid8662835500-
dc.contributor.authorscopusid35609452100-
dc.description.lastpage24en_US
dc.identifier.issue1649564-
dc.description.firstpage19en_US
dc.relation.volume2006en_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Actas de congresosen_US
dc.contributor.daisngid800751-
dc.contributor.daisngid1984698-
dc.contributor.daisngid6596622-
dc.contributor.daisngid8580383-
dc.contributor.daisngid116294-
dc.utils.revisionen_US
dc.contributor.wosstandardWOS:Tobajas, F-
dc.contributor.wosstandardWOS:Esper-Chain, R-
dc.contributor.wosstandardWOS:Regidor, R-
dc.contributor.wosstandardWOS:Santana, O-
dc.contributor.wosstandardWOS:Sarmiento, R-
dc.date.coverdateDiciembre 2006en_US
dc.identifier.conferenceidevents121314-
dc.identifier.ulpgcen_US
item.grantfulltextnone-
item.fulltextSin texto completo-
crisitem.author.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Equipos y Sistemas de Comunicación-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.orcid0000-0002-3379-5052-
crisitem.author.orcid0000-0002-8381-969X-
crisitem.author.orcid0000-0002-4843-0507-
crisitem.author.orcid0000-0002-4843-0507-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.fullNameTobajas Guerrero, Félix Bernardo-
crisitem.author.fullNameEsper-Chaín Falcón, Roberto-
crisitem.author.fullNameSarmiento Rodríguez, Roberto-
crisitem.author.fullNameSarmiento Rodríguez, Roberto-
crisitem.event.eventsstartdate18-04-2006-
crisitem.event.eventsenddate21-04-2006-
Colección:Actas de congresos
Vista resumida

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.