Estudio e implementacion de extensiones dedicadas del juego de instrucciones de RISC-V

Abstract

Linux ha logrado cambiar por completo el paradigma tanto de los sistemas operativos como el software, revolucionando la forma en la que interactuamos con la computación en su totalidad. RISC-V representa un hito en la misma dirección, listo para heredar los avances en acceso abierto implantados por Linux. Este juego de instrucciones abierto (ISA) se aplica en el plano del hardware por medio de un conjunto de instrucciones definidas por la comunidad, abierta y libre de royalties, concediendo la posibilidad a cualquier equipo de pasar de idea a realidad sin las barreras de los conjuntos de instrucciones tradicionales. Por tanto, la consecuencia prevista es la posibilidad de avanzar en la introducción en nueva funcionalidades a medida en los sistemas microprocesadores del futuro, hasta ahora limitados por las ISAs propietarias, ya sea en términos de costes, de facilidad y libertad de modificación. La nueva propuesta permite establecer las bases de la computación moderna, y por tanto, de tendrá un impacto directo en nuestras vidas. Este trabajo explora cómo, mediante la expansión de RISC-V se puede acelerar la ejecución de las aplicaciones presentes en potencialmente todos los ámbitos de la computación. Se ha seguido una metodología de trabajo basada en un proceso iterativo basado en fijar objetivos, adquisición de conocimientos, realización de prototipado y la obtención de resultados y realización de la documentación. En primer lugar, se ha estudiado el conjunto de instrucciones base de RISC-V y su extensión. Posteriormente, se ha hecho lo propio con los aceleradores de forma general, hasta llegar al estado del arte en relación con los aceleradores basados en RISC-V. Además, se ha llevado a cabo el prototipado con diversas implementaciones RISC-V y aceleradores. Finalmente, después de determinar el acelerador que es capaz de cumplir con los objetivos, se ha realizado tanto la implementación del mismo como la obtención de los resultados de uso de área, consumo y rendimiento sobre la plataforma Field-Programmable Gate Array (FPGA) VCU128 [1]. El siguiente paso lógico tras tener una implementación sobre FPGA es llevar el sistema hacia Application- Specific Integrated Circuit (ASIC), por tanto, se ha efectuado un estudio de las implementaciones y resultados de área, consumo y rendimiento de implementaciones ya existentes, marcando así, un camino claro a seguir. En definitiva, este trabajo busca definir un camino claro desde un concepto completamente abstracto como lo es el conjunto de instrucciones de RISC-V hacia una forma de acelerar la ejecución de las aplicaciones existentes en los diferentes ámbitos de la computación.

Linux has achieved a paradigm shift, from operating systems to everyday software, revolutionizing the way people interact with computing as a whole. RISC-V represents a high point towards the same direction; it is ready to continue the heritage of openness that Linux started. This open instruction set architecture (ISA) is community-driven, open, and royalty-free, enabling every team to bring any idea to life without the hurdles of traditional instruction set architectures. The expected outcome is the development of future microprocessor systems with custom functionality, development that has been hampered by the limitations of current instruction set architectures in terms of cost, ease of use, and freedom to modify. This new proposition lays the groundwork for the future of computation and thus will have a great and direct impact on our lives. This work explores how expanding RISC-V is possible, enabling the acceleration of applications present in potentially all computing domains. The methodology followed in this work is rooted in an iterative process that involves setting objectives, acquiring knowledge, prototyping, extracting results, and elaborating documentation. First, a study on RISC-V’s base instruction set and how it is extended was carried out. Afterward a similar study on accelerators and their state of the art was performed. Furthermore, prototyping with different RISC-V implementations was conducted, and accelerators were used. Finally, once the accelerator that fulfilled the objectives that were previously set was found, its implementation as well as the gathering of the results related to power, performance, and area for the VCU128 FPGA were conducted. The next logical step, once an FPGA implementation was accomplished, is to bring the system to an ASIC; thus, a study on the already present implementations and results on power, performance, and area was analyzed, setting a clear path to follow. Ultimately, the present work aims to define a direct line of action, starting from an abstract concept like the RISC-V instruction set architecture, towards a means of accelerating the execution of existing applications across various computing domains.