Identificador persistente para citar o vincular este elemento:
http://hdl.handle.net/10553/45072
| Título: | ATM over SDH: Design of a STM-16c transceiver using GaAs technology | Autores/as: | Tubío, O. Esper-Chaín, R. González, F. Tobajas, F. De Armas Sosa, Valentín Montiel Nelson, Juan Antonio Sarmiento, R. |
Clasificación UNESCO: | 3307 Tecnología electrónica | Palabras clave: | Direct Coupled FET Logic Synchronous Digital Hierarchy Asynchronous Transfer Mode STM-16c OC-48c |
Fecha de publicación: | 2002 | Editor/a: | 0026-2692 | Publicación seriada: | Microelectronics | Resumen: | This article describes an ATM transceiver implementation with add/drop function over Synchronous Digital Hierarchy (SDH) able to handle STM-16c (OC-48c) signals. The design has been developed using Vitesse HGaAs-IV technology using Direct Coupled FET Logic (DCFL) standard cells and obtaining, in this way, a logic gate level description which could be easily exportable to any technology. | URI: | http://hdl.handle.net/10553/45072 | ISSN: | 0026-2692 | DOI: | 10.1016/S0026-2692(02)00115-5 | Fuente: | Microelectronics Journal[ISSN 0026-2692],v. 33, p. 1097-1105 |
| Colección: | Artículos |
Visitas
102
actualizado el 10-ago-2024
Google ScholarTM
Verifica
Altmetric
Comparte
Exporta metadatos
Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.