Diseño de un Acelerador Hardware FPGA para Aplicaciones de Machine Learning usando Plataforma Virtual

Abstract

En este Trabajo Fin de Grado (TFG) se pretende implementar y evaluar una aplicación de machine learning o aprendizaje automático [1]. Este concepto hace referencia a la rama dentro de la Inteligencia Artificial consistente en otorgar a una aplicación la capacidad de efectuar el análisis de los datos con el objetivo de identificar patrones. De esta manera, puede intuirse aspectos futuros relativos a una nueva entrada. Para ello, se escoge el algoritmo k-means, el cual se define como un algoritmo de machine learning no supervisado. Los parámetros de entrada de este algoritmo consisten en una serie de elementos, los cuales son definidos por un mismo conjunto de atributos. La diferenciación de cada elemento se establece por medio de los valores que tomen sus atributos. El propósito del algoritmo será subdividir el conjunto de estos elementos en una cantidad fija de agrupaciones o clústeres especificada por el usuario. Estas agrupaciones se deberán realizar de acuerdo a las similitudes relativas de los elementos debido a sus valores de atributos, consiguiendo de manera simultánea la máxima diferenciación posible entre elementos que se encuentren en clústeres distintos. La arquitectura de la aplicación estará conformada por un sistema híbrido que combinará funcionalidad software y aceleración hardware implementada sobre una placa de prototipado MPSoC Zynq UltraScale+, siendo ZCU102 el modelo concreto. La aceleración hardware será llevada a cabo por una serie de unidades de cómputo denominadas kernels. La comunicación entre la funcionalidad software y el acelerador hardware se efectuará por medio de interfaces AXI4 y AXI4- Lite. Los recursos presentes en la placa de prototipado utilizada se subdividen en el sistema de procesamiento (PS) y la lógica programable (PL). Respecto al PS, este contendrá los microprocesadores que ejecutarán la funcionalidad software, así como las interfaces de la placa de prototipado. Por otra parte, la PL contiene los recursos relativos al hardware programable, los cuales implementarán la arquitectura hardware de los kernels del proyecto. La tarea a realizar consistirá en verificar el funcionamiento del proyecto k-means utilizado. Para ello, se dispondrá de varios ficheros, cada uno de los cuales con distintos elementos de entrada al proceso de clustering, obteniéndose una serie de resultados de salida que serán posteriormente comparados con los resultados esperados y definidos en otro archivo. Para la programación del sistema se utilizará el lenguaje C/C++. No obstante, la programación hardware se efectuará mediante una descripción de alto nivel realizada de manera indirecta en OpenCL. Para ello, se utilizarán una serie de wrappers, los cuales traducirán la descripción hardware especificada mediante una serie de objetos y funciones desarrolladas para C++, en invocaciones de recursos de OpenCL. La compilación de la aplicación se realizará mediante la ejecución de un archivo makefile. Esta compilación vendrá acompañada de un proceso de análisis de las distintas prestaciones temporales y de la ocupación de recursos del diseño, verificando además que se satisfagan las restricciones exigidas. Estos informes serán visualizados por medio de la herramienta Vitis Analyzer.