Síntesis de alto nivel de un decodificador H.264/AVC sobre plataforma FPGA

Abstract

En un mercado de alta competitividad como el actual, que intenta cubrir el amplio abanico de necesidades que se demandan, aparece la necesidad de proporcionar productos más funcionales, más económicos y con un consumo de potencia cada vez menor. Todo esto repercute en un aumento de la complejidad de los diseños, así como en la necesidad de reducir los plazos de producción. Es por esto que ha de mejorarse cada vez más la productividad del diseñador mediante la automatización de las metodologías de diseño electrónico.

La metodología tradicional de diseño de sistemas integrados, o SoCs, no es adecuada para sistemas complejos, ya que el aumento de la complejidad genera problemas con repercusiones muy importantes. La velocidad de los avances tecnológicos reduce cada vez más el tiempo de vida de los diseños. Además, el sistema debe tener una relación coste/prestaciones optimizada y un alto grado de fiabilidad.

La finalidad global de este trabajo será la aplicación de técnicas de síntesis a alto nivel en una metodología apropiada en el dominio de aplicaciones de vídeo, particularmente en el diseño de un decodificador H.264/AVC.

Para ello se hará uso de flujos de diseño complejos en el dominio hardware, que permitirán la síntesis y caracterización del sistema sobre una plataforma FPGA, con la finalidad de obtener un sistema completamente caracterizado que permita la realización de comparativas y extracción de conclusiones a raíz de los resultados obtenidos.

Con dichos resultados, se realizarán comparativas que reflejen las variaciones de parámetros importantes en todo diseño de estas características, tales como consumo de recursos y frecuencia de funcionamiento. Este trabajo surge dentro del marco de investigación del IUMA, “ARTEMI+: Arquitecturas para terminales multimedia portátiles, multiestándar y multired”.