Implementación Física y Verificación de un Cabezal de Recepción para el Estándar IEEE 802.15.4 en Tecnología CMOS 0,18um

Abstract

En este trabajo fin de máster se ha realizado el diseño a nivel de layout de un cabezal de recepción ya diseñado. Este cabezal de recepción tiene una arquitectura del tipo Low-IF, que posee una serie de ventajas para aplicaciones de bajo coste y bajo consumo como, por ejemplo, la minimización del ruido flicker. El cabezal diseñado está compuesto por varios circuitos o elementos, donde cada uno cumple una función en la cadena de recepción. En primer lugar se encuentra el amplificador de bajo ruido o LNA. Se trata del circuito encargado de adaptar la señal de RF entrante y amplificarla, eso sí, introduciendo el menor ruido posible al circuito. En cuanto al mezclador, se ha optado por un mezclador en cuadratura pasivo doble-balanceado. Por último, los amplificadores de transimpedancia o TIA que se han diseñado, convierten la señal en corriente, que sale del mezclador, en señal de tensión. Para ello se ha optado por una estructura basada en inversores con realimentación resistiva. Los inversores que forman dicho amplificador tienen dos ramas inversoras utilizando transistores CMOS de la tecnología UMC 0.18 um.