Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/76813
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | López Feliciano, José Francisco | es |
dc.contributor.advisor | Diaz Martin Maria, Horstrand Andaluz, Pablo | es |
dc.contributor.advisor | Díaz Martín, María | es |
dc.contributor.advisor | Horstrand Andaluz, Pablo Sebastian | es |
dc.contributor.author | Tamayo Abad, Bryan David | es |
dc.date.accessioned | 2020-12-18T13:01:38Z | - |
dc.date.available | 2020-12-18T13:01:38Z | - |
dc.date.issued | 2020 | - |
dc.identifier.uri | http://hdl.handle.net/10553/76813 | - |
dc.description.abstract | Las imágenes hiperespectrales permiten un análisis pormenorizado del perfil específico de radiancia de un determinado material más allá del rango visible del espectro electromagnético. En contraposición, el procesamiento y el almacenaje de este tipo de imágenes se ve comprometido por el alto volumen de datos que ofrecen. Como solución, se hace uso de técnicas de compresión en aras de disminuir la cantidad de datos a procesar, guardar o transmitir. Este proceso de compresión se suele llevar a cabo en plataformas como Graphics Processing Unit (GPU), Field Programmable Gate Array (FPGA), System On Chip (SoC), entre otras, configuradas en vehículos aéreos no tripulados como los drones o satélites. En este sentido, en este proyecto se llevará a cabo la implementación del algoritmo Hyperspectral Image Lossy Compression Algorithm (HyperLCA) en una plataforma hibrida denominada Pynq Z1 basada en un SoC XC7Z020-1CLG400C. El objetivo principal de este trabajo es la aceleración de dicho algoritmo por medio de un acelerador hardware, es decir, nos centraremos en reducir el tiempo de compresión de estas imágenes. Este procedimiento se llevará a cabo por medio de técnicas de paralelismo como las directivas proporcionadas por el propio fabricante Xilinx. Asimismo, se empleará el software SDSoC para la síntesis e implementación del algoritmo. Primero se realizará un análisis del algoritmo con el objetivo de elegir que función se implementará en el acelerador hardware. Posteriormente se implementarán técnicas de paralelismo y en caso de ser necesario se modificarán aquellas partes que se considere oportuno. Por último, se realizarán diferentes simulaciones para comprobar el correcto funcionamiento del algoritmo y los resultados obtenidos se compararán con la implementación llevada a cabo en una plataforma basada en GPU. | en_US |
dc.description.abstract | Hyperspectral images allow a detailed analysis of the specific radiance profile of a certain material beyond the visible range of the electromagnetic spectrum. However, the processing and storage of this type of images is compromised by high volume of data that they offer. As a solution, compression techniques are used in order to cut down on the amount of data to be processed, saved or transmitted. The compression process is usually carried out on platforms such as GPUs, FPGAs, SoC, among others, these are configured on unmanned aerial vehicles such as drones or satellites. In this sense, in this project the implementation HyperLCA algorithm will be carried out on a hybrid platform called Pynq Z1 based on an XC7Z020- 1CLG400C SoC. The main objective of this project is the acceleration of this algorithm by means of a hardware accelerator, in other words, we will focus on decreasing compression time of these images. This procedure will be carried out by means of parallelism techniques such as directives provided by the manufacturer Xilinx. In addition, SDSoC software will also be used for the synthesis and implementation of the algorithm. First, an analysis of the algorithm will be carried out in order to choose which function will be implemented in the hardware accelerator. Secondly, parallelism techniques will be implemented and if deemed appropriate, those parts will be modified. Finally, several different simulations will be carried out to check the correct operation of the algorithm and the results obtained will be compared with the implementation carried out on a GPU based platform. | en_US |
dc.language | spa | en_US |
dc.subject | 3325 Tecnología de las telecomunicaciones | en_US |
dc.title | Compresión de imágenes hiperespectrales en plataformas basadas en FPGAs para aplicaciones en tiempo real | es |
dc.type | info:eu-repo/semantics/bachelorThesis | en_US |
dc.type | BachelorThesis | en_US |
dc.contributor.departamento | Departamento de Ingeniería Electrónica Y Automática | es |
dc.contributor.facultad | Escuela de Ingeniería de Telecomunicación y Electrónica | en_US |
dc.investigacion | Ingeniería y Arquitectura | en_US |
dc.type2 | Trabajo final de grado | en_US |
dc.description.notas | Mención: Sistemas Electrónicos | en_US |
dc.identifier.matricula | TFT-58830 | es |
dc.identifier.ulpgc | Sí | en_US |
dc.contributor.buulpgc | BU-TEL | es |
dc.contributor.titulacion | Grado en Ingeniería en Tecnologías de la Telecomunicación | es |
item.fulltext | Con texto completo | - |
item.grantfulltext | restricted | - |
crisitem.advisor.dept | GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | Departamento de Ingeniería Electrónica y Automática | - |
crisitem.advisor.dept | GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
Appears in Collections: | Trabajo final de grado Restringido ULPGC |
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.