Identificador persistente para citar o vincular este elemento:
http://hdl.handle.net/10553/57969
| Título: | Realización de un procesador FFT en tecnología GaAs | Autores/as: | Sarmiento, Roberto Esper-Chaín Falcón, Roberto López Feliciano, Jose Francisco Armas Sosa, Valentín de |
Clasificación UNESCO: | 3307 Tecnología electrónica | Fecha de publicación: | 1994 | Resumen: | En este artículo se presenta el diseño de un procesador para la realización de la transformada compleja de Fourier (CFFT) en la tecnología de 0.8 μm de Vitesse en Arseniuro de Galio (GaAs). El procesador está basado en el algoritmo CORDIC en el cual las funciones elementales se realizan usando únicamente sumas y desplazamientos. El procesador evalúa una FFT con 1024 puntos de datos complejos de 16 bits en menos de 11 μs, y tiene un consumo ligeramente superior a los 12 W. | URI: | http://hdl.handle.net/10553/57969 | Fuente: | Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, p. 405-411 | URL: | http://dialnet.unirioja.es/servlet/articulo?codigo=6450552 |
| Colección: | Actas de congresos |
Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.