1. accedaCRIS
  2. Publicaciones
  3. Capítulo de libro
Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/57620
Campo DC Valoridioma
dc.contributor.authorLópez Feliciano, Jose Franciscoen_US
dc.contributor.authorMontiel Nelson, Juan Antonioen_US
dc.contributor.authorSarmiento, Robertoen_US
dc.contributor.authorNúñez Ordóñez, Antonioen_US
dc.date.accessioned2019-11-05T09:56:10Z-
dc.date.available2019-11-05T09:56:10Z-
dc.date.issued1994en_US
dc.identifier.otherDialnet
dc.identifier.urihttp://hdl.handle.net/10553/57620-
dc.description.abstractEn este artículo se propone una técnica de dimensionado en la matriz de ROMs en Arseniuro de galio. Esta técnica consiste básicamente en modificar la relación de aspecto de forma que se reduzca el efecto de las elevadas corrientes de fuga generadas en puestas de alto fan-in. Este tipo de corrientes, en lógica GaAs, hace que en la realización de memorias ROM se encuentren problemas para mantener los márgenes de ruido conforme aumenta la capacidad de almacenamiento. Como circuito de validación se presenta el diseño de una ROM de 2K-bits para aplicación de un Sintetizador Digital Directo.en_US
dc.languagespaen_US
dc.sourceActas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, p. 505-510en_US
dc.subject3307 Tecnología electrónicaen_US
dc.titleEstrategia de dimensionado para matrices de memorias ROM en Arseniuro de galioen_US
dc.typeinfo:eu-repo/semantics/bookParten_US
dc.typeBookParten_US
dc.identifier.urlhttp://dialnet.unirioja.es/servlet/articulo?codigo=6450569-
dc.description.lastpage510-
dc.description.firstpage505-
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Capítulo de libroen_US
dc.contributor.authordialnetid1771074-
dc.contributor.authordialnetidNo ID-
dc.contributor.authordialnetid4374837-
dc.contributor.authordialnetidNo ID-
dc.identifier.dialnet6450569ARTLIB-
dc.identifier.ulpgcSíes
item.grantfulltextnone-
item.fulltextSin texto completo-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Instrumentación avanzada-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.orcid0000-0002-6304-2801-
crisitem.author.orcid0000-0003-4323-8097-
crisitem.author.orcid0000-0002-4843-0507-
crisitem.author.orcid0000-0003-1295-1594-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.fullNameLópez Feliciano, José Francisco-
crisitem.author.fullNameMontiel Nelson, Juan Antonio-
crisitem.author.fullNameSarmiento Rodríguez, Roberto-
crisitem.author.fullNameNúñez Ordóñez, Antonio-
Colección:Capítulo de libro
Vista resumida

Visitas

193
actualizado el 09-mar-2024

Google ScholarTM

Verifica


Comparte


Exporta metadatos


Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.