Procesador FFT, parte I: sección de control

Abstract

En este trabajo presentamos el diseño de las secciones de control y de flujo de datos de un procesador que evalúa la Transformada Rápida de Fourier Compleja (CFFT) radix 2. El diseño de estas secciones se ha realizado de tal forma que se facilite su integración con una sección de procesamiento segmentada y basada en CORDIC. La aproximación utilizada es la implementación de un algoritmo geometría-constante, lo cual nos permite emplear un único módulo para evaluar todas las etapas de CFFT. El flujo de datos se ha diseñado de tal forma que el circuito explote eficientemente la segmentación de la sección de procesamiento y sin que se produzca pérdida de ciclos. La sección de flujo de datos está constituida básicamente por colas FIFO implementadas en memorias RAM. Esto nos permite utilizar una sencilla sección de control cableada diseñada a partir de contadores y puertas.