Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/42183
Título: Area efficient dual-fed CMOS distributed power amplifier
Autores/as: del Pino, Javier 
Khemchandani, Sunil L. 
Mateos Angulo, Sergio 
Mayor Duarte, Daniel 
San Miguel Montesdeoca, Mario 
Clasificación UNESCO: 330790 Microelectrónica
Palabras clave: Distributed power amplifier
Dual-fed
Stacked inductor
Multilevel inductor
Area reduction
Fecha de publicación: 2018
Proyectos: TEC2015-71072-C03-01
Diseño de Amplificadores de Potencia Integrados de Nitruro de Galio Para Comunicaciones 
Publicación seriada: Electronics (Switzerland) 
Resumen: In this paper, an area-efficient 4-stage dual-fed distributed power amplifier (DPA) implemented in a 0.35 µm Complementary Metal Oxide Semiconductor (CMOS) process is presented. To effectively reduce the area of the circuit, techniques such as using multilevel inductors and closely-placing conventional spiral inductors are employed. Additionally, a novel technique based on stacking inductors one on top of others is implemented. Based on these techniques, a 32% area reduction is achieved compared to a conventional design without a noticeable performance degradation. This reduction could be further exploited as the number of stages of the dual-fed DPA increases.
URI: http://hdl.handle.net/10553/42183
ISSN: 2079-9292
DOI: 10.3390/electronics7080139
Fuente: Electronics (Switzerland) [ISSN 2079-9292], v. 7 (139)
Colección:Artículos
miniatura
Adobe PDF (2 MB)
Vista completa

Citas SCOPUSTM   

3
actualizado el 24-mar-2024

Citas de WEB OF SCIENCETM
Citations

4
actualizado el 25-feb-2024

Visitas

75
actualizado el 04-nov-2023

Descargas

98
actualizado el 04-nov-2023

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.