Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/2717
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Pino Suárez, Francisco Javier del | - |
dc.contributor.advisor | Hernández Ballester, Antonio | - |
dc.contributor.author | Quintana Ramírez, Nauzet | - |
dc.date.accessioned | 2009-11-17T02:31:00Z | - |
dc.date.accessioned | 2018-06-04T11:08:10Z | - |
dc.date.available | 2009-11-17T08:59:40Z | - |
dc.date.available | 2018-06-04T11:08:10Z | - |
dc.date.issued | 2009 | - |
dc.identifier.other | Gestión académica | - |
dc.identifier.uri | http://hdl.handle.net/10553/2717 | - |
dc.description.abstract | La memoria de este trabajo fin de carrera está dividida en 6 capítulos. En el primer capítulo presentamos una introducción al simulador de nueva generación APLAC. En el capítulo 2 se describen las características generales de APLAC. Así mismo se hará una descripción detallada del lenguaje APLAC y de su capacidad de modelado. En los capítulos 3 y 4 se hace un estudio de la estructura básica y de los principios de funcionamiento de los dispositivos de heteroestructura a modelar. Como resultado de esta fase se tendrá un conocimiento completo del modelo de Angelov para el HFET. En el capítulo 5 se analizan varias metodologías para la implementación de los dispositivos HFETs en el simulador APLAC además de un estudio de los estarnentos y componentes básicos para la realización de la implementación. Se hace una descripción detallada de VCCS (Voltage-Controlled Current Source), que es el elemento básico de modelado en APLAC Finalmente, en el capítulo 6 validamos los resultados obtenidos realizando una comparación de las simulaciones obtenidas en APLAC y las obtenidas por IASPICE. En dicho capítulo se presentarán también las conclusiones que se extraen de este trabajo. | - |
dc.language | spa | - |
dc.subject | 3325 Tecnología de las telecomunicaciones | - |
dc.title | Simulación eléctrica de dispositivos de heteroestructuras mediante el simulador eléctrico APLAC | - |
dc.type | info:eu-repo/semantics/bachelorThesis | - |
dc.type | BachelorThesis | - |
dc.compliance.driver | 1 | - |
dc.contributor.facultad | Escuela de Ingeniería de Telecomunicación y Electrónica | - |
dc.identifier.absysnet | 230983 | - |
dc.investigacion | Ingeniería y Arquitectura | - |
dc.rights.accessrights | info:eu-repo/semantics/openAccess | - |
dc.type2 | Proyecto fin de carrera | - |
dc.utils.revision | Sí | - |
dc.identifier.matricula | TFT-15057 | - |
dc.identifier.ulpgc | Sí | - |
dc.contributor.buulpgc | BU-TEL | - |
dc.contributor.titulacion | Ingeniero Técnico de Telecomunicación | - |
item.grantfulltext | open | - |
item.fulltext | Con texto completo | - |
crisitem.advisor.dept | GIR IUMA: Tecnología Microelectrónica | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | Departamento de Ingeniería Electrónica y Automática | - |
crisitem.advisor.dept | GIR IUMA: Sistemas de Información y Comunicaciones | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | Departamento de Ingeniería Electrónica y Automática | - |
Appears in Collections: | Proyecto fin de carrera |
Page view(s)
139
checked on Nov 16, 2024
Download(s)
537
checked on Nov 16, 2024
Google ScholarTM
Check
Share
Export metadata
This item is licensed under a Creative Commons License