Universidad de Las Palmas de Gran Canaria
Escuela Universitaria de Ingenieros Técnicos de Telecomunicación

Proyecto Fin de Carrera

Simulación Eléctrica de Dispositivos de Heteroestructuras Mediante el Simulador Eléctrico APLAC

Autor: Nauzet Quintana Ramírez
Tutor/es: Javier del Pino Suárez
Antonio Hernández Ballester

Descripción del Proyecto

- APLAC
- Principio de Funcionamiento de los HFET
- Modelo del HFET
- Implementación del Modelo del HFET en APLAC
- Validación de resultados y Conclusiones

APLAC

- ¿Qué es APLAC?
- Principios Básicos
- El lenguaje APLAC
- Modelado

Interacción entre el simulador de APLAC y el editor de APLAC









APLAC

- ✓ ¿Qué es APLAC?
- ✓ Principios Básicos
- El lenguaje APLAC
- Modelado
  - Elementos estáticos
  - Elementos capacitivos
  - Elementos dinámicos

Descripción del Proyecto

- ✓ APLAC
- Principio de Funcionamiento de los HFET
- Modelo del HFET
- Implementación del Modelo del HFETs en APLAC
- Validación de resultados y Conclusiones

Principio de Funcionamiento de los HFET

- Principio de Funcionamiento de los HFETs
- Estructura de los HFETs
- Características y Aplicaciones de los HFETs

Principio de Funcionamiento de los HFET





Principio de Funcionamiento de los HFET

- ✓ Principio de Funcionamiento de los HFETs
- ➡ Estructura de los HFETs
- Características y Aplicaciones de los HFETs

Estructura y Principio de Funcionamiento de los HFETs



Principio de Funcionamiento de los HFET

- ✓ Principio de Funcionamiento de los HFETs
- ✓ Estructura de los HFETs
- ➡ ● Características y Aplicaciones de los HFETs

Características y Aplicaciones de los HFETs

· Características de los HFETs

Alta velocidad

Bajo ruido

Baja potencia

· Comunicaciones:

Enlaces y antenas radar

TV satelite, TV cable, TV alta definición

Telefonía movil

etc.

· Procesamiento de datos:

supercomputadores

conmutadores ATM

etc.

Descripción del Proyecto

- ✓ APLAC
- ✓ Principio de Funcionamiento de los HFET
- ➡ Modelo del HFET
- Implementación del Modelo del HFETs en APLAC
- Validación de resultados y Conclusiones

Modelo del HFET

- Modelo del FhGIAF
  - gran señal $\begin{cases} \text{dc} \\ \text{tran} \end{cases}$
  - pequeña señal $\rightarrow$ac

Modelo del FhGIAF

- dc → Corriente de drenador y de puerta





Modelo del FhGIAF

- tran → capacidades y carga almacenada



- Q_{ds}
- Q_{gs} y Q_{gd}

Para $V_{gs} \geq V_b$

$$Q_{gs} = C_{gs0} \cdot V_{gs} + Q_{c1}$$

Para $V_{at} \leq V_{gs} < V_{bt}$

$$Q_{gs} = C_{gs0} \cdot V_{gs} + C_{gs1} \frac{(V_{gs} - V_{at})^2}{2 \cdot (V_{bt} - V_{at})} \cdot f_{c2} + Q_{c2}$$

Para $V_{gs} < V_{at}$

$$Q_{gs} = C_{gs0} \cdot V_{gs} + C_{gs1} \cdot \left(V_{gs} + C_f \cdot \frac{(V_{gs} - V_{bt})^{m+1}}{m+1} \right) \cdot f_{c2} + Q_{c3}$$

Condiciones a cumplir en las interfases:

$$Q_1 = Q_2 \qquad C_1 = C_2 \qquad \frac{\partial C_1}{\partial V_{gs}} = \frac{\partial C_2}{\partial V_{gs}}$$

$$Q_2 = Q_3 \qquad C_2 = C_3 \qquad \frac{\partial C_2}{\partial V_{gs}} = \frac{\partial C_3}{\partial V_{gs}}$$

$$\longrightarrow \quad Q_{c2} = Q_{c1}$$

$$Q_{c3} = Q_{c2} - C_{gs1} \cdot f_{c2} \frac{(V_{bt} + V_{at})}{2}$$

Modelo del FhGIAF

- ac: conductancias



g_m , y g_{ds}

$$I_{ds}[V_{gs},V_{ds}] = I_Q + \left.\frac{\partial I_Q}{\partial V_{gs}}\right|_Q + \left.\frac{\partial I_Q}{\partial V_{ds}}\right|_Q = I_Q + g_m + g_{ds}$$

$$g_m = f_3 \cdot \left\{ f_2 \cdot \left[I_{dVC}\left(\frac{\beta + \gamma \cdot 3 \cdot (V_{gs} - V_C)^2}{\cosh^2(\beta \cdot (V_{gs} - V_C) + \gamma \cdot (V_{gs} - V_C)^3)}\right) + I_{dVSB}\left(\frac{\delta}{\cosh^2(\delta \cdot (V_{gs} - V_{SB}))}\right)\right] - f_1 \cdot \left[\frac{V_{ds} \cdot \lambda \cdot \Delta\lambda \cdot 2 \cdot (V_{gs} - V_{to})}{(1 + \Delta\lambda \cdot (V_{gs} - V_{to})^2)^2}\right]\right\}$$

$$g_{ds} = f_1\left[\left(\frac{\lambda}{1+\Delta\lambda\cdot(V_{gs}-V_{to})^2}\right)\cdot \tanh(\alpha\cdot V_{ds}) + \left(1+\frac{\lambda\cdot V_{ds}}{1+\Delta\lambda\cdot(V_{gs}-V_{to})^2}\right)\cdot\frac{\alpha}{\cosh^2(\alpha\cdot V_{ds})}\right]$$

g_{gs} y g_{gd}

$V_{gs} < 0 \rightarrow$

$$g_{gs} = \frac{\partial I_{gs}}{\partial V_{gs}} = I_{so} \cdot A \cdot \frac{q \cdot B \cdot e^{\frac{q \cdot \sqrt{|B \cdot V_{gs}|}}{n \cdot K \cdot T}}}{2 \cdot n \cdot K \cdot T \cdot \sqrt{|B \cdot V_{gs}|}}$$

$V_{gs} \geq 0 \rightarrow$

$$g_{gs} = \frac{\partial I_{gs}}{\partial V_{gs}} = I_{so} \cdot \frac{q \cdot e^{\frac{q \cdot V_{gs}}{n \cdot K \cdot T}}}{n \cdot K \cdot T}$$

Modelo del FhGIAF

- ac



Parte intrínseca

Parte extrínseca → modelado de los PADs

- L_g, L_d, L_s
- C_{pgd}, C_{pgs}, C_{pds}

Descripción del Proyecto

- ✓ APLAC
- ✓ Principio de Funcionamiento de los HFET
- ✓ modelo del HFET
- ➡ Implementación del Modelo del HFETs en APLAC
- Validación de resultados y Conclusiones

Implementación del Modelo del HFETs en APLAC

- Elementos Básicos para Modelar Dispositivos en APLAC
- Modelado del HFET
- Creación del Modelo HFET en el Editor de APLAC

Elementos Básicos Para Modelar Dispositivos en APLAC

- Descripción de VCCS (Voltage-Controlled Current Source)
- Descripción del Estamento Function
- Descripción de los Estamentos IF-THEN-ELSE y IFTE
- Descripción del Bloque DefModel ... EndModel

Declaración y Principales Parámetros de la Fuente de Corriente Controlada por Tensión

```
VCCS   nombre   n+   n-   m   n1+   n1-   …   nm+   nm-   valor
+      [ Parámetros opcionales ]
+      [ Parámetros electrotérmicos ]
```

- Parámetros obligatorios

Par	Arg
	nombre
	n+
	n-
	m
	ni+

- Parámetros Opcionales Principales

Par	Arg
C	
G	
Y	
DERIV	
NO_DERIV	
DEBUG_DERIV	r
LINEAR	
NONLINEAR	

Elementos Básicos Para Modelar Dispositivos en APLAC

- ✓ Descripción de VCCS (Voltage-Controlled Current Sourse)
- Descripción del Estamento Function
- Descripción de los Estamentos IF-THEN-ELSE y IFTE
- Descripción del Bloque DefModel ... EndModel

Descripción del Estamento Function

FUNCIONES → Normales

FUNCIONES → De Acceso

ESTAMENTO	DESCRIPCIÓN
FUNCTION	Define una función Simple: FUNCTION nombre expresión Complejas: FUNCTION nombre (par1, par2, ...) {lvar1,lvar2, ...} expresión

Elementos Básicos Para Modelar Dispositivos en APLAC

- ✓ Descripción de VCCS (Voltage-Controlled Current Sourse)
- ✓ Descripción del Estamento Function
- ➡ Descripción de los Estamentos IF-THEN-ELSE y IFTE
- Descripción del Bloque DefModel ... EndModel

Descripción de los Estamentos IF-THEN-ELSE Y IFTE

ESTAMENTO	DESCRIPCIÓN

IF	Estructura típica IF-THEN-ELSE-ENDIF:
	IF
	e
	THEN
	Definición/Estamentos
	ELSE
	Definición/Estamentos
	ENDIF

IFTE	Estructura típica IF-THEN-ELSE-ENDIF: IFTE (e1,e2,e3) ifte (e1,e2,0)= ifte (e1,e2).

Elementos Básicos Para Modelar Dispositivos en APLAC

- ✓ Descripción de VCCS (Voltage-Controlled Current Sourse)
- ✓ Descripción del Estamento Function
- ✓ Descripción de los Estamentos IF-THEN-ELSE y IFTE
- ➡ Descripción del Bloque DefModel ... EndModel

Descripción del Bloque DefModel ... EndModel

DECLARACIÓN

DEFMODEL Nombre m n1 n2 ... Nm
+ [Parámetros opcionales]
+ [Parámetros electrotérmicos]
EndModel

- Parámetros obligatorios

Par	Arg
	Nombre
	m
	ni

- Parámetros Opcionales Principales

Par	Arg
FIXED	i
	x
PARAM	i
	s
GLOBAL_PARAM	i
	s
CIRCUIT	
SYSTEM	
EM	

Implementación del Modelo del HFETs en APLAC

- ✓ Elementos Básicos para Modelar Dispositivos en APLAC
- ➡ Modelado del HFET
- Creación del Modelo HFET en el Editor de APLAC

Modelado del HFET



- Introducción de los Parámetros (HFET de enriquecimiento)
- Implementación de los Diodos
- Implementación de la Fuente de Corriente
- Implementación de los Condensadores
- Creación del Modelo del HFET

Introducción de los Parámetros

Parámetros Opcionales

DEFAULT	BETA=2.8
DEFAULT	ALPHA=5
DEFAULT	VC=0.65
DEFAULT	VSB=5
DEFAULT	LAMBDA=0.05
DEFAULT	DELTA=0
DEFAULT	DXL=10
DEFAULT	RG=0.2
DEFAULT	RD=600
DEFAULT	RS=600
DEFAULT	GAMMA=4
DEFAULT	CDVSB=0
DEFAULT	CDVC=0.23E-3
DEFAULT	Q=1.60022E-22
DEFAULT	K=1.381E-23
DEFAULT	AFACT=4
DEFAULT	GEXP=0.075
DEFAULT	N=1.5
DEFAULT	ISO=1E-14
DEFAULT	CGS0=2.5E-16
DEFAULT	CGS1=9E-16

DEFAULT	VST=1
DEFAULT	VAT=0.3
DEFAULT	VBT=0.3
DEFAULT	FC=1.5
DEFAULT	VS=0.4
DEFAULT	MFACT=1
DEFAULT	QC1=0
DEFAULT	CDS=2E-16
DEFAULT	TD=3E-12

Parámetros Afectados por el Ancho del Canal

```
APLACVAR ISOW
CALL ISOW=ISO*WW
APLACVAR CDVSBW
CALL CDVSBW=CDVSB*WW
APLACVAR CDVCW
CALLCDVCW=CDVC*WW
APLACVAR CGS0W
APLACVAR CGS1W
CALL CGS1W=CGS1*WW
APLACVAR RSW
CALL RSW=RS/WW
APLACVAR RGW
CALL RGW=RG*WW
APLACVAR RDW
CALL RDW=RD/WW
APLACVAR CDSW
```

Implementación de los Diodos



VCCS **DGS** NODO1 NODO3 1 NODO1 NODO3

+ [IG, GD]

+ NONLINEAR

+ DERIV

VCCS **DGD** NODO1 NODO2 1 NODO1 NODO2

+ [IG, GD]

+ NONLINEAR

+ DERIV

Implementación de la Fuente de Corriente



VCCS **IDS** nodo2 nodo3 2 nodo1 nodo3 nodo2 nodo3

+ [IDS, GM,GDS]

+ G

+ NONLINEAR

+ DERIV

Implementación de los Condensadores



VCCS **CGS** nodo1 nodo3 2 nodo1 nodo3 nodo2 nodo3
+ [QG,CG,0]
+ C
+ NONLINEAR
+ DERIV

VCCS **CGD** nodo1 nodo2 2 nodo1 nodo2 nodo3 nodo2
+ [QG,CG,0]
+ C
+ NONLINEAR
+ DERIV

Modelado del HFET

- ✓Introducción de los Parámetros (HFET de enriquecimiento)
- ✓Implementación de los Diodos
- ✓Implementación de la Fuente de Corriente
- ✓Implementación de los Condensadores
- ➡• Creación del Modelo del HFET

Implementación del Modelo del HFETs en APLAC

- ✓ Elementos Básicos para Modelar Dispositivos en APLAC
- ✓ Modelado del HFET
- ➡ ● Creación del Modelo HFET en el Editor de APLAC

Creación del Modelo HFET en el Editor de APLAC

```
DefModel        Efet                    (E)
Text            PARAMETROS OBLIGATORIOS                 (E)
Text            PARAMETROS AFECTADOS POR W              (E)
Text            FUNCIONES DE LA FUENTE (E)
Text            FUNCIONES DE LOS CONDENSADORES          (E)
Text            FUNCIONES DE LOS DIODOS                 (E)
```



Creación del Modelo HFET en el Editor de APLAC



Descripción del Proyecto

- ✓ APLAC
- ✓ Principio de Funcionamiento de los HFET
- ✓ Modelo del HFET
- ✓ Implementación del Modelo del HFETs en APLAC
- ➡ Validación de resultados y Conclusiones

Validación de resultados y Conclusiones

- Validación de resultados en dc
- Validación de resultados en régimen transitorio
- Validación de resultados en ac
- Investigaciones Futuras

Validación de Resultados en dc











Validación de Resultados y Conclusiones

- ✓ Validación de resultados en dc
- ➡ Validación de resultados en régimen transitorio
- Validación de resultados en ac
- Conclusiones

Validación de Resultados en Régimen Transitorio







Prueba Adicional con un *full-adder*







Validación de Resultados y Conclusiones

- ✓ Validación de resultados en dc
- ✓ Validación de resultados en régimen transitorio
- ➡ Validación de resultados en ac
- Conclusiones

Validación de Resultados en ac







Validación de Resultados y Conclusiones

- ✓ Validación de resultados en dc
- ✓ Validación de resultados en régimen transitorio
- ✓ Validación de resultados en ac
- ➡ Investigaciones Futuras

Investigaciones Futuras

sobre el mismo transistor

- análisis de Temperatura
- análisis de ruido
- análisis de distorsión
- análisis de sensibilidad

sobre otros dispositivos

- estamos en condiciones de implementar nuestros propios modelos u otros modelos de dispositivos

Universidad de Las Palmas de Gran Canaria
Escuela Universitaria de Ingenieros Técnicos de Telecomunicación

Proyecto Fin de Carrera

Simulación Eléctrica de Dispositivos de Heteroestructuras Mediante el Simulador Eléctrico APLAC

Autor: Nauzet Quintana Ramírez
Tutor/es: Javier del Pino Suárez
Antonio Hernández Ballester