Aceleradores vectoriales para procesadores superescalares

Abstract

La evolución de los procesadores superescalares actuales es costosa y fuertemente dependiente de la tecnología, y no puede realizarse simplemente aumentando el número de instrucciones que se ejecutan en cada ciclo de reloj. Nuestra propuesta consiste en explotar otra fuente alternativa de paralelismo presente en los programas, el paralelismo de datos o DLP. Este tipo de paralelismo posee ciertas ventajas inherentes, como la disminución del número de instrucciones y operaciones ejecutadas, una menor presión en la unidad de búsqueda de instrucciones, una unidad de control más sencilla, un conocimiento a priori del patrón de los accesos a memoria, un uso del 100% de los elementos accedidos a memoria y facilidad de escalado del diseño.