Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/20391
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | Valero Cortés, Mateo | es |
| dc.contributor.advisor | Espasa Sans, Roger | es |
| dc.contributor.author | Quintana Domínguez, Francisca | es |
| dc.contributor.other | Departamento de Informática y Sistemas | es |
| dc.date.accessioned | 2017-02-17T03:30:37Z | |
| dc.date.accessioned | 2018-06-05T13:45:37Z | - |
| dc.date.available | 2017-02-17T03:30:37Z | |
| dc.date.available | 2018-06-05T13:45:37Z | - |
| dc.date.issued | 2001 | es |
| dc.identifier.uri | http://hdl.handle.net/10553/20391 | |
| dc.description.abstract | La evolución de los procesadores superescalares actuales es costosa y fuertemente dependiente de la tecnología, y no puede realizarse simplemente aumentando el número de instrucciones que se ejecutan en cada ciclo de reloj. Nuestra propuesta consiste en explotar otra fuente alternativa de paralelismo presente en los programas, el paralelismo de datos o DLP. Este tipo de paralelismo posee ciertas ventajas inherentes, como la disminución del número de instrucciones y operaciones ejecutadas, una menor presión en la unidad de búsqueda de instrucciones, una unidad de control más sencilla, un conocimiento a priori del patrón de los accesos a memoria, un uso del 100% de los elementos accedidos a memoria y facilidad de escalado del diseño. | es |
| dc.format | application/pdf | es |
| dc.language | spa | es |
| dc.rights | by-nc-nd | es |
| dc.subject | 33 Ciencias tecnológicas | es |
| dc.subject | 330406 Arquitectura de ordenadores | es |
| dc.subject | 3304 Tecnología de los ordenadores | es |
| dc.title | Aceleradores vectoriales para procesadores superescalares | es |
| dc.type | info:eu-repo/semantics/doctoralThesis | es |
| dc.type | Thesis | es |
| dc.compliance.driver | 1 | es |
| dc.contributor.departamento | Departamento de Informática Y Sistemas | es |
| dc.identifier.absysnet | 240640 | es |
| dc.investigacion | Ingeniería y Arquitectura | es |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | es |
| dc.type2 | Tesis doctoral | es |
| dc.identifier.matricula | TESIS-73359 | es |
| dc.identifier.ulpgc | Sí | es |
| dc.contributor.programa | Percepcion Artificial Y Aplicaciones | es |
| item.grantfulltext | open | - |
| item.fulltext | Con texto completo | - |
| crisitem.author.dept | GIR IUCES: Computación inteligente, percepción y big data | - |
| crisitem.author.dept | IU de Cibernética, Empresa y Sociedad (IUCES) | - |
| crisitem.author.dept | Departamento de Informática y Sistemas | - |
| crisitem.author.orcid | 0000-0001-8951-5040 | - |
| crisitem.author.parentorg | IU de Cibernética, Empresa y Sociedad (IUCES) | - |
| crisitem.author.fullName | Quintana Domínguez, Francisca Candelaria | - |
| Appears in Collections: | Tesis doctoral | |
Adobe PDF (18,21 MB)
Page view(s)
104
checked on Feb 10, 2024
Download(s)
70
checked on Feb 10, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.