Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/111099
Campo DC Valoridioma
dc.contributor.authorPérez Suárez, Santiago Tomásen_US
dc.contributor.authorRobaina, Carlos Osorioen_US
dc.contributor.authorVásquez Núñez, José L.en_US
dc.contributor.authorAlonso Hernández, Jesús Bernardinoen_US
dc.contributor.authorTravieso González, Carlos Manuelen_US
dc.date.accessioned2021-07-26T12:03:49Z-
dc.date.available2021-07-26T12:03:49Z-
dc.date.issued2014en_US
dc.identifier.isbn978-960-474-359-9en_US
dc.identifier.issn1790-5117en_US
dc.identifier.urihttp://hdl.handle.net/10553/111099-
dc.description.abstractIn this work a methodology of a parallelized neural network has been designed. It explains a way to design a Neural Network using Mathworks and Xilinx Tools. Initially, the floating point algorithm was evaluated using MatlabNeural Network Toolbox. Afterwards, the fixed point algorithm was designed on a Field Programmable Gate Array (FPGA).The architecture was fully parallelized. The design tool used is System Generator of Xilinx, which works over Simulink. Finally the System Generator design is compiled for Xilinx Integrated System Environment (ISE).en_US
dc.languageengen_US
dc.publisherWSEAS Pressen_US
dc.relation.ispartofRecent advances in electrical engineeringen_US
dc.sourceProceedings of the 8th WSEAS International Conference on Circuits, Systems, Signal and Telecommunications (CSST 2014)en_US
dc.subject3307 Tecnología electrónicaen_US
dc.subject.otherNeural Networken_US
dc.subject.otherFPGAen_US
dc.subject.otherFloating pointen_US
dc.subject.otherFixed pointen_US
dc.subject.otherMatlaben_US
dc.subject.otherSimulinken_US
dc.subject.otherSystem Generatoren_US
dc.subject.otherISEen_US
dc.titleDesign Methodology of a Fully Parallelized Neural Network on a FPGAen_US
dc.typeinfo:eu-repo/semantics/conferenceobjecten_US
dc.typeConferenceObjecten_US
dc.relation.conference8th International Conference on Circuits, Systems, Signal and Telecommunications (CSST 2014)en_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Actas de congresosen_US
dc.utils.revisionNoen_US
dc.identifier.ulpgcen_US
dc.contributor.buulpgcBU-TELen_US
item.grantfulltextopen-
item.fulltextCon texto completo-
crisitem.event.eventsstartdate10-01-2014-
crisitem.event.eventsenddate12-01-2014-
crisitem.author.deptDepartamento de Señales y Comunicaciones-
crisitem.author.deptGIR IDeTIC: División de Procesado Digital de Señales-
crisitem.author.deptIU para el Desarrollo Tecnológico y la Innovación-
crisitem.author.deptDepartamento de Señales y Comunicaciones-
crisitem.author.deptGIR IDeTIC: División de Procesado Digital de Señales-
crisitem.author.deptIU para el Desarrollo Tecnológico y la Innovación-
crisitem.author.deptDepartamento de Señales y Comunicaciones-
crisitem.author.orcid0000-0001-5702-4773-
crisitem.author.orcid0000-0002-7866-585X-
crisitem.author.orcid0000-0002-4621-2768-
crisitem.author.parentorgIU para el Desarrollo Tecnológico y la Innovación-
crisitem.author.parentorgIU para el Desarrollo Tecnológico y la Innovación-
crisitem.author.fullNamePérez Suárez, Santiago Tomás-
crisitem.author.fullNameAlonso Hernández, Jesús Bernardino-
crisitem.author.fullNameTravieso González, Carlos Manuel-
Colección:Actas de congresos
Adobe PDF (593,63 kB)
Vista resumida

Visitas

55
actualizado el 06-may-2023

Descargas

22
actualizado el 06-may-2023

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.