Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/107531
Title: | Generador de señal de barrido programable usando el Sintetizador Digital de Frecuencia AD9852 de Analog Devices | Authors: | Pérez Suárez, Santiago Tomás Rodríguez Afonso, Antonio Alberto Velázquez Monzón, José Ramón Rabadan-Borges, J. |
UNESCO Clasification: | 3325 Tecnología de las telecomunicaciones | Keywords: | Sintetizadores Digitales de Frecuencia Osciladores Controlados Numéricamente VHDL |
Issue Date: | 2007 | Conference: | XXII Simposio Nacional de la de la Unión Científica de Radio, (URSI 2007) | Abstract: | Este trabajo se engloba dentro del estudio de los
Sintetizadores Digitales de Frecuencia (Direct Digital
Synthesizers, DDS) [1]. Estos dispositivos también pueden
ser llamados Osciladores Controlados Numéricamente
(Numerical Controlled Oscillator, NCO) que permiten fijar
la frecuencia, fase y amplitud de la señal. Después de
estudiar las características del DDS AD9852 de Analog
Devices se diseña un oscilador de barrido. El prototipo
incluye un dispositivo digital programable desde el que se
controla el DDS. En este circuito digital se diseña la lógica y
los datos necesarios para inicializar el DDS. Todos los
circuitos digitales se crean en VHDL (Very High Speed
Integrated Circuit Hardware Description Language) [2];
esto permite que el diseño sea aplicable a otros fabricantes y
que los parámetros del barrido se puedan reprogramar. El
diseño presentado consiste en una señal de barrido en forma
de triángulo desde 9 a 11 MHz, con un periodo de 10 ms.
Finalmente se presentan los resultados en el dominio del
tiempo y de la frecuencia; además de las conclusiones
pertinentes. The Direct Digital Synthesizers (DDS) can be denoted as Numerical Controlled Oscillators (NCO), this devices make possible to set the frequency, phase and amplitude of the generated signal. Firstly the DDS AD9852 of Analog Devices is analysed, then a sweep generator is designed. The prototype uses a Programmable Logic Device (PLD) which controls the DDS. The PLD includes the logic and data for DDS initialization. All digital circuits were created in VHDL (Very High Speed Integrated Circuit Hardware Description Language), this allow to choose another PLD manufacturer and to program new sweep generator parameters. The sweep of the frequency is between 9 and 11 MHz in a triangle mode with a 10 ms period. Results are showedin time and frequency domain. Finally some conclusions are presented. |
URI: | http://hdl.handle.net/10553/107531 | Source: | Actas de URSI'07 |
Appears in Collections: | Actas de congresos |
Page view(s)
245
checked on Dec 7, 2024
Download(s)
456
checked on Dec 7, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.