Del Pino Suárez, Francisco Javier

Busca por:

Autor/a: rp00417

Título Año
Optimization of the δ-doped layer in P-HFETs at medium/high temperatures González, B. ; Hernández Ballester, Antonio ; García, J. ; Del Pino, J. ; Sendra, J. R. , et al. Fecha de publicación: 2000 DOI: 10.1088/0268-1242/15/4/101 Localización: Semiconductor Science and Technology[ISSN 0268-1242],v. 15 JCR: 1,169 - Q1 SCIE Artículo
Integrated inductors modeling for library development and layout generation Sendra, José R. ; del Pino, J ; Hernández, Antonio ; Gonzalez, B ; Garcia, J , et al. Fecha de publicación: 2003 DOI: 10.1023/A:1024122430963 Localización: Analog Integrated Circuits And Signal Processing[ISSN 0925-1030],v. 35 (2-3), p. 121-132 JCR: 0,254 - Q4 SCIE Artículo
Characterization of extrinsic resistances in temperature behaviour modelling of InGaAs MODFETs González, B. ; Hernández Ballester, Antonio ; García, J. ; Del Pino, F. J. ; Sendra, J. R. , et al. Fecha de publicación: 2004 DOI: 10.1088/0268-1242/19/5/015 Localización: Semiconductor Science and Technology[ISSN 0268-1242],v. 19, p. 648-654 JCR: 2,152 - Q1 SCIE Artículo
Inductores integrados planos sobre tecnologías de silicio Pino Suárez, Francisco Javier del ; Sendra Sendra, José Ramón ; Hernández Ballester, Antonio ; González, B. ; García García, Javier , et al. Fecha de publicación: 2004 Localización: Vector Plus. Las Palmas de Gran Canaria: Fundación Universitaria, 1994- ISSN 1134-5306, n.24, 2004 Artículo