Título Año
Noise margin enhancement in GaAs ROM's using current mode losic López Feliciano, José Francisco ; Sarmiento, R. ; Eshraghian, K.; Núñez, A. Fecha de publicación: 1997 DOI: 10.1109/4.563683 Localización: IEEE Journal of Solid-State Circuits[ISSN 0018-9200],v. 32, p. 592-597 JCR: 0,922 - Q1 SCIE Artículo
GaAs pseudodynamic latched logic for high performance processor cores López Feliciano, José Francisco ; Eshraghian, K.; Sarmiento, R. ; Núnez, A. ; Abbott, D. Fecha de publicación: 1997 DOI: 10.1109/4.604094 Localización: IEEE Journal of Solid-State Circuits[ISSN 0018-9200],v. 32, p. 1297-1303 JCR: 0,922 - Q1 SCIE Artículo
Noise margin enhancement in GaAs ROM's using current mode logic Lopez, JF ; Sarmiento, R ; Eshraghian, K; Nunez, A Fecha de publicación: 1997 Localización: Ieee Journal Of Solid-State Circuits[ISSN 0018-9200],v. 32 (4), p. 592-597 JCR: 0,922 - Q1 SCIE Artículo