Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/76330
Título: Plataforma SOC FPGC para algoritmos de búsqueda de patrones usando técnicas de reconfiguración parcial
Autores/as: Moreno Rodríguez, Agoney Jesús
Director/a : Pérez Carballo, Pedro Francisco 
Hernández Fernández, Pedro 
Domínguez Hernández, Adrián 
Clasificación UNESCO: 3325 Tecnología de las telecomunicaciones
Fecha de publicación: 2017
Resumen: Este Trabajo de Fin de Grado abarca el diseño e implementación de un acelerador hardware para algoritmos de búsqueda de patrones utilizando técnicas de reconfiguración parcial. Concretamente, se trata de una plataforma SoC FPGA que combina la flexibilidad y versatilidad de una solución software con el paralelismo intrínseco del hardware. La inclusión del flujo de diseño de reconfiguración parcial permite modificar la manera de configurar la lógica programable. Al mismo tiempo, se consigue reducir los recursos utilizados gracias a esta técnica. Inicialmente, se presentan datos objetivos que justifican el uso de las tecnologías empleadas en este trabajo y se introduce brevemente la técnica de reconfiguración parcial. A continuación, se realiza un estudio detallado de los tipos de reconfiguración parcial existentes, así como consideraciones y flujo de diseño. Seguidamente, se analizan los algoritmos de búsqueda de patrones, en concreto, aquellos enmarcados en el tipo de búsqueda de patrón fijo, no considerando la utilización de patrones regulares para este trabajo. A fin de que el lector conozca los detalles del proyecto, se exponen las herramientas empleadas durante su desarrollo. Por un lado, se trata el dispositivo FPGA y la placa de prototipado escogida. Por otro lado, se explican las herramientas software utilizadas. Finalmente, se introduce la solución escogida para el diseño de la plataforma, además de los bloques preparados para la reconfiguración parcial. Se detalla el desarrollo del proyecto, en el cual se han diseñado dos plataformas de referencias previamente a la implementación de la solución final. Se establece un banco de pruebas y medidas para determinar el rendimiento y las prestaciones de la plataforma. La evaluación de los resultados obtenidos concluye que la reconfiguración parcial ayuda a disminuir la utilización de recursos de la FPGA. En este caso, se reduce en 3 veces el área ocupada en comparación con otras plataformas diseñadas.
Departamento: Departamento de Ingeniería Electrónica Y Automática
Facultad: Escuela de Ingeniería de Telecomunicación y Electrónica
Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación
URI: http://hdl.handle.net/10553/76330
Colección:Trabajo final de grado
Restringido ULPGC
miniatura
Adobe PDF (6 MB)
Inicia sesión para acceder

En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.

Vista completa

Visitas

65
actualizado el 03-ago-2024

Descargas

24
actualizado el 03-ago-2024

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.