Identificador persistente para citar o vincular este elemento:
http://hdl.handle.net/10553/62931
| Título: | Estudio, diseño e implementación de un circuito deserializador a 2'5 Gbps para conmutadores de alta velocidad en SiGe | Autores/as: | Regidor Arenales, Raúl | Director/a : | Tobajas Guerrero, Félix Bernardo Esper-Chaín Falcón, Roberto |
Clasificación UNESCO: | 3325 Tecnología de las telecomunicaciones | Palabras clave: | Electrónica Telecomunicaciones |
Fecha de publicación: | 2005 | Titulación: | Ingeniero en Electrónica | URI: | http://hdl.handle.net/10553/62931 | Derechos: | Acceso restringido para la comunidad universitaria de la ULPGC |
| Colección: | Proyecto fin de carrera Restringido ULPGC |
Adobe PDF (41,03 MB)
Inicia sesión para accederEn el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.
Vista completaVisitas
93
actualizado el 24-ago-2024
Descargas
23
actualizado el 24-ago-2024
Google ScholarTM
Verifica
Comparte
Exporta metadatos
Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.