Síntesis de alto nivel basada en Xilinx Vivado para aceleradores hardware

Abstract

Este trabajo describe los conceptos clave en la implementación de un procesador de eventos en tiempo real utilizando una metodología de síntesis de alto nivel basado en Xilinx Vivado HLS. El flujo de diseño se inicia a partir de un modelo funcional SystemC y se ha perfeccionado usando una metodología de síntesis de alto nivel hasta obtener una microarquitectura RTL. El proceso es guiado con medidas de rendimiento (latencia, ciclo, el tiempo, la energía, la utilización de recursos) con el objetivo de asegurar la calidad del sistema final. Los resultados muestran que Xilinx Vivado HLS proporciona mejorasen el uso de los recursos a pesar de las dificultades para manejar ciertos aspectos de lenguajes de descripción de sistemas como SystemC. Por último, se dan algunas recomendaciones sobre la síntesis de alto nivel con Xilinx Vivado HLS.