Please use this identifier to cite or link to this item: http://hdl.handle.net/10553/77432
DC FieldValueLanguage
dc.contributor.advisorPérez Carballo, Pedro Franciscoes
dc.contributor.advisorNúñez Ordóñez, Antonioes
dc.contributor.authorBarrios Alfaro, Yubales
dc.date.accessioned2021-02-01T12:40:16Z-
dc.date.available2021-02-01T12:40:16Z-
dc.date.issued2017en_US
dc.identifier.urihttp://hdl.handle.net/10553/77432-
dc.description.abstractEn este trabajo se ha realizado el modelado, diseño e implementación sobre un MPSoC programable basado en FPGA de un nodo Fog orientado a asegurar las comunicaciones en aplicaciones de Internet de las Cosas. Asimismo, el diseño se ha llevado a cabo teniendo en cuenta los requisitos de latencia y consumo de potencia del paradigma de Fog Computing. El citado sistema está compuesto por un bloque IP encargado de realizar la tarea de descifrado de la información recibida por el nodo y por un filtro basado en una estructura Counting Bloom Filter que analiza la cabecera de los paquetes Ethernet recibidos a nivel de las capas de red y transporte para detectar posibles anomalías que puedan influir en un incorrecto funcionamiento del sistema. El proceso de diseño e implementación de cada uno de los bloques IP citados se describe en detalle, tanto a nivel hardware como software. Para alcanzar el citado objetivo, se hace necesario un estudio previo tanto de las especificaciones que debe cumplir un dispositivo incluido en una arquitectura IoT como la que tiene como fin este proyecto, así como de las aplicaciones de seguridad disponibles que se pueden implementar en un MPSoC, haciendo balance sobre las ventajas e inconvenientes que presentan. Asimismo, se detalla la metodología de diseño basada en síntesis de alto nivel empleada y las herramientas que se han decidido utilizar para completar de forma satisfactoria todas las etapas del flujo de diseño. Finalmente, se presenta el banco de validación empleado para comprobar la funcionalidad del sistema completo y se analizan los resultados obtenidos en términos de latencia, consumo de potencia y área consumida por el diseño, comparándolos con otros trabajos similares disponibles en el estado del arte y concluyendo que la solución alcanzada cumple con los requisitos necesarios para trabajar a velocidades de Gigabit por segundo.en_US
dc.languagespaen_US
dc.subject3325 Tecnología de las telecomunicacionesen_US
dc.titleAnálisis y diseño de aceleradores hardware sobre SoC basados en FPGA orientados a aplicaciones de seguridad en Internet de las cosases
dc.typeinfo:eu-repo/semantics/masterThesisen_US
dc.typeMasterThesisen_US
dc.contributor.centroIU de Microelectrónica Aplicadaen_US
dc.contributor.departamentoDepartamento de Ingeniería Electrónica Y Automáticaes
dc.contributor.facultadEscuela de Ingeniería de Telecomunicación y Electrónicaen_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Trabajo final de másteren_US
dc.utils.revisionen_US
dc.identifier.matriculaTFT-42676es
dc.identifier.ulpgcen_US
dc.contributor.buulpgcBU-TELes
dc.contributor.titulacionMáster Universitario en Tecnologías de Telecomunicaciónes
item.grantfulltextopen-
item.fulltextCon texto completo-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.orcid0000-0001-6186-9971-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.fullNameBarrios Alfaro,Yubal-
crisitem.advisor.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
crisitem.advisor.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.advisor.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
crisitem.advisor.deptDepartamento de Ingeniería Electrónica y Automática-
Appears in Collections:Trabajo final de máster
Thumbnail
Adobe PDF (4,68 MB)
Thumbnail
Adobe PDF (1,32 MB)
Thumbnail
Adobe PDF (353,47 kB)
Show simple item record

Page view(s)

118
checked on Aug 17, 2024

Download(s)

210
checked on Aug 17, 2024

Google ScholarTM

Check


Share



Export metadata



Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.