Plataforma para inspección profunda de paquetes sobre Zynq UltraScale+ MPSoC

Abstract

En este trabajo se implementa una plataforma capaz de realizar una inspección profunda de paquetes sobre un MPSoC. La inspección profunda de paquetes es una técnica que permite analizar el contenido de los paquetes de red para aplicar diferentes políticas de seguridad y de calidad de servicio entre otras. Mediante esta técnica se analiza tanto la cabecera como el payload o carga útil de los paquetes mediante comparaciones con una serie de patrones predefinidos. La plataforma se implementa sobre un dispositivo Zynq UltraScale+ MPSoC. Xilinx Zynq UltraScale+ MPSoC combina, en un solo chip, un Sistema de Procesamiento (PS) formado por cuatro procesadores de propósito general ARM Cortex-A53 y dos procesadores para aplicaciones en tiempo real Cortex-R5, una GPU Mali-400, y una Lógica Programable (PL) con tecnología de 16 nm. El punto de partida de este trabajo consiste en una plataforma de inspección profunda de paquetes disponible a la que se pretende incrementar las prestaciones temporales, rediseñando la arquitectura de flujo de datos existente. Para ello se crean nuevos bloques de propiedad intelectual (IP) y se rediseñan algunos bloques preexistentes en la plataforma para adaptarla a la nueva arquitectura propuesta. El principal objetivo es dotar a la plataforma de un flujo de datos que no genere ciclos de espera por datos previamente almacenados, facilitando la creación de cauces segmentados en el procesamiento de los datos. El proceso de creación y modificación es descrito con detalle en el presente documento. La plataforma se ha diseñado siguiendo un flujo de diseño de alto nivel, utilizando diferentes herramientas del ecosistema de Xilinx: Vivado HLS, Xilinx Vivado y Xilinx SDK. El diseño de los bloques IP se realiza siguiendo flujos de alto nivel apoyados por la herramienta Xilinx Vivado HLS a partir de su modelo SystemC. La integración de todos los bloques para obtener la plataforma de inspección de paquetes profunda se ha realizado en Vivado Integrator y su implementación en Vivado. Mediante la herramienta Hardware Manager disponible en el entorno de Xilinx Vivado se valida el funcionamiento de la plataforma integrada. Los resultados obtenidos han sido una frecuencia de funcionamiento de la plataforma de 400 MHz, y un grado de utilización de la plataforma que permite incluir hasta 22 motores de búsqueda basados en los algoritmos Deterministic Finite Automaton (DFA) y Boyer-Moore Search Engine (BM) trabajando de forma concurrente lo que supone un ancho de banda hasta 11,889 Gbps.