Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/76829
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Pérez Carballo, Pedro Francisco | - |
dc.contributor.advisor | Spahr, Julian | - |
dc.contributor.author | Ramos Díaz, María Luisa | - |
dc.date.accessioned | 2020-12-18T13:23:14Z | - |
dc.date.available | 2020-12-18T13:23:14Z | - |
dc.date.issued | 2017 | en_US |
dc.identifier.uri | http://hdl.handle.net/10553/76829 | - |
dc.description.abstract | En este trabajo fin de grado se realiza el diseño, la implementación y la verificación de la etapa encargada de la gestión de los datos y el análisis de la carga útil de una plataforma Deep Packet Inspection. La implementación del diseño se ha realizado en una placa de desarrollo ZC706 basada en un dispositivo de la familia Zynq-7000 de Xilinx. El objetivo de este trabajo es obtener una plataforma que, tras recibir un paquete Ethernet, analice el payload del mismo en busca de patrones definidos, los cuales estarán relacionados con vulnerabilidades en la seguridad de la red. Además, esta plataforma debe poder redireccionar los paquetes según el resultado obtenido en el análisis. Inicialmente, tras la introducción teórica, se describen los recursos hardware y software utilizados para el desarrollo de este trabajo, exponiendo sus características principales y su funcionamiento. A continuación, se definen los flujos de diseño a utilizar para cada uno de los bloques IP a desarrollar. Una vez se conoce el flujo a seguir para cada caso, se explica el proceso de diseño para cada uno de los bloques y se realiza la integración de dichos bloques en la plataforma final. Finalmente, se expone los procesos de validación y verificación del sistema sobre la placa de desarrollo elegida con la que se puede comprobar el correcto funcionamiento de la plataforma. A la vista de los resultados obtenidos durante el desarrollo del trabajo, se puede afirmar que la plataforma creada cumple con los requerimientos del sistema, convirtiéndolo en una solución DPI adecuada para la clasificación de tramas Ethernet. | en_US |
dc.language | spa | en_US |
dc.subject | 3325 Tecnología de las telecomunicaciones | en_US |
dc.title | Extensión de una plataforma de inspección profunda de paquetes para análisis de expresiones regulares | en_US |
dc.type | info:eu-repo/semantics/bachelorThesis | en_US |
dc.type | BachelorThesis | en_US |
dc.contributor.departamento | Departamento de Ingeniería Electrónica Y Automática | en_US |
dc.contributor.facultad | Escuela de Ingeniería de Telecomunicación y Electrónica | en_US |
dc.investigacion | Ingeniería y Arquitectura | en_US |
dc.type2 | Trabajo final de grado | en_US |
dc.description.notas | Mención: Sistemas Electrónicos | en_US |
dc.identifier.matricula | TFT-42663 | es |
dc.identifier.ulpgc | Sí | en_US |
dc.contributor.buulpgc | BU-TEL | en_US |
dc.contributor.titulacion | Grado en Ingeniería en Tecnologías de la Telecomunicación | es |
item.grantfulltext | restricted | - |
item.fulltext | Con texto completo | - |
crisitem.advisor.dept | GIR IUMA: Sistemas de Información y Comunicaciones | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | Departamento de Ingeniería Electrónica y Automática | - |
Appears in Collections: | Trabajo final de grado Restringido ULPGC |
Page view(s)
79
checked on Feb 18, 2024
Download(s)
16
checked on Feb 18, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.