Please use this identifier to cite or link to this item: http://hdl.handle.net/10553/76829
DC FieldValueLanguage
dc.contributor.advisorPérez Carballo, Pedro Francisco-
dc.contributor.advisorSpahr, Julian-
dc.contributor.authorRamos Díaz, María Luisa-
dc.date.accessioned2020-12-18T13:23:14Z-
dc.date.available2020-12-18T13:23:14Z-
dc.date.issued2017en_US
dc.identifier.urihttp://hdl.handle.net/10553/76829-
dc.description.abstractEn este trabajo fin de grado se realiza el diseño, la implementación y la verificación de la etapa encargada de la gestión de los datos y el análisis de la carga útil de una plataforma Deep Packet Inspection. La implementación del diseño se ha realizado en una placa de desarrollo ZC706 basada en un dispositivo de la familia Zynq-7000 de Xilinx. El objetivo de este trabajo es obtener una plataforma que, tras recibir un paquete Ethernet, analice el payload del mismo en busca de patrones definidos, los cuales estarán relacionados con vulnerabilidades en la seguridad de la red. Además, esta plataforma debe poder redireccionar los paquetes según el resultado obtenido en el análisis. Inicialmente, tras la introducción teórica, se describen los recursos hardware y software utilizados para el desarrollo de este trabajo, exponiendo sus características principales y su funcionamiento. A continuación, se definen los flujos de diseño a utilizar para cada uno de los bloques IP a desarrollar. Una vez se conoce el flujo a seguir para cada caso, se explica el proceso de diseño para cada uno de los bloques y se realiza la integración de dichos bloques en la plataforma final. Finalmente, se expone los procesos de validación y verificación del sistema sobre la placa de desarrollo elegida con la que se puede comprobar el correcto funcionamiento de la plataforma. A la vista de los resultados obtenidos durante el desarrollo del trabajo, se puede afirmar que la plataforma creada cumple con los requerimientos del sistema, convirtiéndolo en una solución DPI adecuada para la clasificación de tramas Ethernet.en_US
dc.languagespaen_US
dc.subject3325 Tecnología de las telecomunicacionesen_US
dc.titleExtensión de una plataforma de inspección profunda de paquetes para análisis de expresiones regularesen_US
dc.typeinfo:eu-repo/semantics/bachelorThesisen_US
dc.typeBachelorThesisen_US
dc.contributor.departamentoDepartamento de Ingeniería Electrónica Y Automáticaen_US
dc.contributor.facultadEscuela de Ingeniería de Telecomunicación y Electrónicaen_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Trabajo final de gradoen_US
dc.description.notasMención: Sistemas Electrónicosen_US
dc.identifier.matriculaTFT-42663es
dc.identifier.ulpgcen_US
dc.contributor.buulpgcBU-TELen_US
dc.contributor.titulacionGrado en Ingeniería en Tecnologías de la Telecomunicaciónes
item.grantfulltextrestricted-
item.fulltextCon texto completo-
crisitem.advisor.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
crisitem.advisor.deptDepartamento de Ingeniería Electrónica y Automática-
Appears in Collections:Trabajo final de grado
Restringido ULPGC
Thumbnail
Adobe PDF (8,72 MB)
This file is reserved to the following groups: autenticados
Show simple item record

Page view(s)

79
checked on Feb 18, 2024

Download(s)

16
checked on Feb 18, 2024

Google ScholarTM

Check


Share



Export metadata



Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.