Diseño de un acelerador hardware FPGA para aplicaciones DPI usando plataforma virtual

Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/76232

Campo DC	Valor	idioma
dc.contributor.advisor	Pérez Carballo, Pedro Francisco	es
dc.contributor.advisor	Leon Martin, Sonia Raquel	es
dc.contributor.author	Hernández Domínguez, Ángel David	es
dc.date.accessioned	2020-12-02T13:33:43Z	-
dc.date.available	2020-12-02T13:33:43Z	-
dc.date.issued	2020	-
dc.identifier.uri	http://hdl.handle.net/10553/76232	-
dc.language	spa	en_US
dc.subject	3325 Tecnología de las telecomunicaciones	en_US
dc.title	Diseño de un acelerador hardware FPGA para aplicaciones DPI usando plataforma virtual	es
dc.type	info:eu-repo/semantics/bachelorThesis	en_US
dc.type	BachelorThesis	en_US
dc.contributor.departamento	Departamento de Ingeniería Electrónica Y Automática	es
dc.contributor.facultad	Escuela de Ingeniería de Telecomunicación y Electrónica	en_US
dc.investigacion	Ingeniería y Arquitectura	en_US
dc.type2	Trabajo final de grado	en_US
dc.identifier.matricula	TFT-51881	es
dc.identifier.ulpgc	Sí	en_US
dc.contributor.buulpgc	BU-TEL	es
dc.contributor.titulacion	Grado en Ingeniería en Tecnologías de la Telecomunicación	es
item.grantfulltext	restricted	-
item.fulltext	Con texto completo	-
crisitem.advisor.dept	GIR IUMA: Sistemas de Información y Comunicaciones	-
crisitem.advisor.dept	IU de Microelectrónica Aplicada	-
crisitem.advisor.dept	Departamento de Ingeniería Electrónica y Automática	-
crisitem.advisor.dept	GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos	-
crisitem.advisor.dept	IU de Microelectrónica Aplicada	-
Colección:	Trabajo final de grado

Inicia sesión para acceder

Vista resumida

68

actualizado el 13-ene-2024

19

actualizado el 13-ene-2024

Verifica