Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/75964
Campo DC Valoridioma
dc.contributor.advisorPérez Carballo, Pedro Franciscoes
dc.contributor.advisorBarrios Alfaro, Yubales
dc.contributor.authorFerrero Medina, Miguel Ángeles
dc.date.accessioned2020-11-25T12:55:22Z-
dc.date.available2020-11-25T12:55:22Z-
dc.date.issued2018en_US
dc.identifier.urihttp://hdl.handle.net/10553/75964-
dc.description.abstractEn este trabajo se realiza el diseño e implementación de un núcleo de aceleración para aplicaciones de búsqueda de patrones sobre un MPSoC basado en FPGA usando OpenCL. Se diseña el algoritmo de búsqueda de patrones en OpenCL partiendo de una descripción en C y se sigue una metodología de diseño de alto nivel, hasta llegar a obtener una implementación del bloque generado a partir de dicha descripción en un sistema. Este sistema es entonces integrado en un dispositivo Zynq de Xilinx. En primer lugar, se da una introducción sobre el proyecto en sí, la tecnología seleccionada, el lenguaje OpenCL y los antecedentes de este proyecto. Entonces, se desarrolla tanto el modelo computacional de OpenCL, como el propio lenguaje en sí. Tras esto, se pasa a explicar los distintos algoritmos de búsqueda de patrones que se estudiaron para su posible implementación, describiendo su comportamiento y dando los motivos por los que se seleccionó el algoritmo Boyer-Moore. A continuación, se describen las herramientas utilizadas durante el proyecto, tanto software como hardware. Tras ello, se pasa a detallar las etapas del desarrollo del trabajo, tanto del diseño del bloque IP generado, como la integración en la plataforma del sistema en el que se incluye. Una vez descritas las etapas del flujo de diseño e implementación, se muestran los resultados obtenidos al seguir dichos pasos con el núcleo generado. Tras esto, se muestra y explica el sistema conseguido en el que se ha implementado el bloque IP desarrollado en este proyecto, incluyendo la explicación de cada uno de los bloques IP que conforman dicho sistema y sus interfaces de comunicación. Entonces, se desarrolla el código software que rige el comportamiento de la plataforma y se muestran los resultados obtenidos al integrar finalmente el sistema en la Zynq. Por último, se concluye que, pese a las trabas que se han podido encontrar realizando este desarrollo empleando OpenCL, debido a su gran potencial de optimización, a su versatilidad y al hecho de que es un lenguaje open source, es una buena solución para la aceleración de aplicaciones de análisis de patrones.en_US
dc.languagespaen_US
dc.subject3325 Tecnología de las telecomunicacionesen_US
dc.titleDiseño de núcleos de computación para la aceleración de aplicaciones de análisis de patrones en FPGA usando OpenCLes
dc.typeinfo:eu-repo/semantics/bachelorThesisen_US
dc.typeBachelorThesisen_US
dc.contributor.departamentoDepartamento de Ingeniería Electrónica Y Automáticaes
dc.contributor.facultadEscuela de Ingeniería de Telecomunicación y Electrónicaen_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Trabajo final de gradoen_US
dc.description.notasMención: Sistemas electrónicosen_US
dc.identifier.matriculaTFT-42601es
dc.identifier.ulpgcen_US
dc.contributor.buulpgcBU-TELes
dc.contributor.titulacionGrado en Ingeniería en Tecnologías de la Telecomunicaciónes
item.grantfulltextrestricted-
item.fulltextCon texto completo-
crisitem.advisor.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
crisitem.advisor.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.advisor.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
Colección:Trabajo final de grado
Restringido ULPGC
miniatura
Adobe PDF (5,49 MB)
Inicia sesión para acceder
Vista resumida

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.