Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/75964
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Pérez Carballo, Pedro Francisco | es |
dc.contributor.advisor | Barrios Alfaro, Yubal | es |
dc.contributor.author | Ferrero Medina, Miguel Ángel | es |
dc.date.accessioned | 2020-11-25T12:55:22Z | - |
dc.date.available | 2020-11-25T12:55:22Z | - |
dc.date.issued | 2018 | en_US |
dc.identifier.uri | http://hdl.handle.net/10553/75964 | - |
dc.description.abstract | En este trabajo se realiza el diseño e implementación de un núcleo de aceleración para aplicaciones de búsqueda de patrones sobre un MPSoC basado en FPGA usando OpenCL. Se diseña el algoritmo de búsqueda de patrones en OpenCL partiendo de una descripción en C y se sigue una metodología de diseño de alto nivel, hasta llegar a obtener una implementación del bloque generado a partir de dicha descripción en un sistema. Este sistema es entonces integrado en un dispositivo Zynq de Xilinx. En primer lugar, se da una introducción sobre el proyecto en sí, la tecnología seleccionada, el lenguaje OpenCL y los antecedentes de este proyecto. Entonces, se desarrolla tanto el modelo computacional de OpenCL, como el propio lenguaje en sí. Tras esto, se pasa a explicar los distintos algoritmos de búsqueda de patrones que se estudiaron para su posible implementación, describiendo su comportamiento y dando los motivos por los que se seleccionó el algoritmo Boyer-Moore. A continuación, se describen las herramientas utilizadas durante el proyecto, tanto software como hardware. Tras ello, se pasa a detallar las etapas del desarrollo del trabajo, tanto del diseño del bloque IP generado, como la integración en la plataforma del sistema en el que se incluye. Una vez descritas las etapas del flujo de diseño e implementación, se muestran los resultados obtenidos al seguir dichos pasos con el núcleo generado. Tras esto, se muestra y explica el sistema conseguido en el que se ha implementado el bloque IP desarrollado en este proyecto, incluyendo la explicación de cada uno de los bloques IP que conforman dicho sistema y sus interfaces de comunicación. Entonces, se desarrolla el código software que rige el comportamiento de la plataforma y se muestran los resultados obtenidos al integrar finalmente el sistema en la Zynq. Por último, se concluye que, pese a las trabas que se han podido encontrar realizando este desarrollo empleando OpenCL, debido a su gran potencial de optimización, a su versatilidad y al hecho de que es un lenguaje open source, es una buena solución para la aceleración de aplicaciones de análisis de patrones. | en_US |
dc.language | spa | en_US |
dc.subject | 3325 Tecnología de las telecomunicaciones | en_US |
dc.title | Diseño de núcleos de computación para la aceleración de aplicaciones de análisis de patrones en FPGA usando OpenCL | es |
dc.type | info:eu-repo/semantics/bachelorThesis | en_US |
dc.type | BachelorThesis | en_US |
dc.contributor.departamento | Departamento de Ingeniería Electrónica Y Automática | es |
dc.contributor.facultad | Escuela de Ingeniería de Telecomunicación y Electrónica | en_US |
dc.investigacion | Ingeniería y Arquitectura | en_US |
dc.type2 | Trabajo final de grado | en_US |
dc.description.notas | Mención: Sistemas electrónicos | en_US |
dc.identifier.matricula | TFT-42601 | es |
dc.identifier.ulpgc | Sí | en_US |
dc.contributor.buulpgc | BU-TEL | es |
dc.contributor.titulacion | Grado en Ingeniería en Tecnologías de la Telecomunicación | es |
item.grantfulltext | restricted | - |
item.fulltext | Con texto completo | - |
crisitem.advisor.dept | GIR IUMA: Sistemas de Información y Comunicaciones | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | Departamento de Ingeniería Electrónica y Automática | - |
crisitem.advisor.dept | GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
Appears in Collections: | Trabajo final de grado Restringido ULPGC |
Page view(s)
80
checked on May 25, 2024
Download(s)
24
checked on May 25, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.