Identificador persistente para citar o vincular este elemento:
http://hdl.handle.net/10553/75891
Campo DC | Valor | idioma |
---|---|---|
dc.contributor.advisor | Pérez Carballo, Pedro Francisco | es |
dc.contributor.advisor | León Martín, Sonia Raquel | es |
dc.contributor.advisor | Picallo Martínez, Samuel | es |
dc.contributor.author | Santos Ruiz, Romarey Lourdes | es |
dc.date.accessioned | 2020-11-24T13:16:51Z | - |
dc.date.available | 2020-11-24T13:16:51Z | - |
dc.date.issued | 2020 | en_US |
dc.identifier.uri | http://hdl.handle.net/10553/75891 | - |
dc.description.abstract | Este trabajo final de grado se centra en el estudio de la metodología PYNQ mediante la cual es posible la utilización de dispositivos SoC FPGA de tipo Zynq y MPSoC Zynq Ultrascale+ para la implementación de soluciones hardware/software a partir del lenguaje Python. Se realiza un estudio de las metodologías de diseño para la creación de IPs desde especificaciones de alto nivel. Seguidamente, se aborda el estudio del modelo de uso y de la metodología de diseño PYNQ para distintos aspectos teóricos y prácticos tales como la creación de overlays y otros aspectos de reconfiguración del sistema. Se dan detalles de overlays estandarizados, de las distintas bibliotecas Python y de las placas de prototipado que dan soporte a la metodología. Para comprobar la metodología se aplica al caso del algoritmo de búsqueda de patrones Boyer Moore, introduciendo el método de procesamiento de patrones que utiliza. Por último, se lleva a cabo la descripción de la solución final para el diseño de la plataforma donde se realiza la validación del sistema desde el punto de vista funcional de los resultados obtenidos comparándolos con la aplicación de referencia. Asimismo, se realizan distintas medidas de consumo de potencia, utilización de recursos y latencia. Desde el punto de vista de la curva del aprendizaje, se ha visto que, para obtener el máximo rendimiento de la metodología, además de conocer las técnicas de programación en Python, el diseñador debe conocer la arquitectura del dispositivo Zynq, la metodología de diseño para plataformas FPGA y el desarrollo de software empotrado para arquitecturas ARM Cortex A9. En caso contrario, el diseñador se limita a los overlays disponibles, no alcanzando el máximo rendimiento al dispositivo Zynq. Una vez que se ha creado el correspondiente overlay optimizado, la creación de la aplicación es rápida y se apoya en las técnicas de programación y paquetes disponibles en Python. El proceso es completamente interactivo, pudiendo apoyarse en la carga de sucesivos overlays en función de las necesidades de cómputo reales. | en_US |
dc.language | spa | en_US |
dc.subject | 3325 Tecnología de las telecomunicaciones | en_US |
dc.title | Desarrollo rápido de aplicaciones con Python para procesamiento heterogéneo sobre SoC FPGA PYNQ-Z1 | es |
dc.type | info:eu-repo/semantics/bachelorThesis | en_US |
dc.type | BachelorThesis | en_US |
dc.contributor.facultad | Escuela de Ingeniería de Telecomunicación y Electrónica | en_US |
dc.investigacion | Ingeniería y Arquitectura | en_US |
dc.type2 | Trabajo final de grado | en_US |
dc.description.notas | Mención: Sistemas Electrónicos | en_US |
dc.identifier.ulpgc | Sí | en_US |
dc.contributor.buulpgc | BU-TEL | es |
item.grantfulltext | restricted | - |
item.fulltext | Con texto completo | - |
crisitem.advisor.dept | GIR IUMA: Sistemas de Información y Comunicaciones | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
crisitem.advisor.dept | Departamento de Ingeniería Electrónica y Automática | - |
crisitem.advisor.dept | GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos | - |
crisitem.advisor.dept | IU de Microelectrónica Aplicada | - |
Colección: | Trabajo final de grado Restringido ULPGC |
Visitas
309
actualizado el 12-oct-2024
Descargas
63
actualizado el 12-oct-2024
Google ScholarTM
Verifica
Comparte
Exporta metadatos
Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.