Please use this identifier to cite or link to this item:
http://hdl.handle.net/10553/62931
| Title: | Estudio, diseño e implementación de un circuito deserializador a 2'5 Gbps para conmutadores de alta velocidad en SiGe | Authors: | Regidor Arenales, Raúl | Director: | Tobajas Guerrero, Félix Bernardo Esper-Chaín Falcón, Roberto |
UNESCO Clasification: | 3325 Tecnología de las telecomunicaciones | Keywords: | Electrónica Telecomunicaciones |
Issue Date: | 2005 | Degree: | Ingeniero en Electrónica | URI: | http://hdl.handle.net/10553/62931 | Rights: | Acceso restringido para la comunidad universitaria de la ULPGC |
| Appears in Collections: | Proyecto fin de carrera Restringido ULPGC |
Adobe PDF (41,03 MB)
This file is reserved to the following groups: autenticadosEn el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.
Show full item recordPage view(s)
93
checked on Aug 24, 2024
Download(s)
23
checked on Aug 24, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.