Please use this identifier to cite or link to this item:
https://accedacris.ulpgc.es/handle/10553/62540
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Pérez Castellano, Juan Francisco | - |
dc.contributor.author | Bordón Martel, Juan | - |
dc.date.accessioned | 2020-01-21T09:58:29Z | - |
dc.date.available | 2007-06-06T00:00:00Z | es |
dc.date.available | 2020-01-21T09:58:29Z | - |
dc.date.issued | 1996 | en_US |
dc.identifier.other | contentdm-postulpgc | es |
dc.identifier.uri | https://accedacris.ulpgc.es/handle/10553/62540 | - |
dc.format | es | |
dc.format.mimetype | 300 ppp., TIFF sin compresión | es |
dc.language | spa | en_US |
dc.rights | Acceso restringido para la comunidad universitaria de la ULPGC | es |
dc.subject | 3325 Tecnología de las telecomunicaciones | en_US |
dc.subject.other | Electrónica | en_US |
dc.subject.other | Telecomunicaciones | en_US |
dc.subject.other | Equipos electrónicos | en_US |
dc.title | Síntesis de alto nivel : compilador de VHDL para generar la representación intermedia | en_US |
dc.type | info:eu-repo/semantics/studentThesis | en_US |
dc.type | StudentThesis | en_US |
dc.identifier.absysnet | 117552 | es |
dc.investigacion | Ingeniería y Arquitectura | en_US |
dc.type2 | Proyecto fin de carrera | en_US |
dc.identifier.currens | 1808 | es |
dc.description.numberofpages | 153 h. | es |
dc.utils.revision | Sí | en_US |
dc.identifier.matricula | TFT-16207 | es |
dc.identifier.ulpgc | Sí | en_US |
dc.contributor.buulpgc | BU-TEL | en_US |
dc.contributor.titulacion | Ingeniero Técnico de Telecomunicación | es |
item.fulltext | Con texto completo | - |
item.grantfulltext | restricted | - |
Appears in Collections: | Proyecto fin de carrera Restringido ULPGC |
Page view(s)
65
checked on Sep 22, 2024
Download(s)
18
checked on Sep 22, 2024
Google ScholarTM
Check
Share
Export metadata
Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.