Diseño y evaluación de una versión RTL superescalar de la arquitectura Powerpc

Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/61958

Campo DC	Valor	idioma
dc.contributor.advisor	Francisco Perez Castellano	es
dc.contributor.author	Benítez Díaz, Luis Miguel	es
dc.date.accessioned	2020-01-21T08:59:32Z	-
dc.date.available	2007-06-06T00:00:00Z	es
dc.date.available	2020-01-21T08:59:32Z	-
dc.date.issued	1996	es
dc.identifier.other	contentdm-postulpgc	es
dc.identifier.uri	http://hdl.handle.net/10553/61958	-
dc.format	PDF	es
dc.format.mimetype	300 ppp., TIFF sin compresión	es
dc.rights	Acceso restringido para la comunidad universitaria de la ULPGC	es
dc.subject.other	Electrónica	es
dc.subject.other	Telecomunicaciones	es
dc.title	Diseño y evaluación de una versión RTL superescalar de la arquitectura Powerpc	es
dc.type	info:eu-repo/semantics/studentThesis	es
dc.type	StudentThesis	es
dc.identifier.absysnet	117753	es
dc.type2	Proyecto fin de carrera	es
dc.description.notas	Anexos	es
dc.identifier.currens	979	es
dc.description.numberofpages	129 p.	es
dc.utils.revision	No	es
dc.identifier.matricula	TFT-13096	es
dc.identifier.ulpgc	Sí	es
dc.contributor.titulacion	Ingeniero de Telecomunicación	es
item.grantfulltext	restricted	-
item.fulltext	Con texto completo	-
Colección:	Proyecto fin de carrera Restringido ULPGC Pendiente de revisión

Inicia sesión para acceder

Vista resumida

20

actualizado el 27-may-2023

5

actualizado el 27-may-2023

Verifica