Desarrollo de un compilador para representar descripciones VHDL mediante un grafo de flujo de datos

Identificador persistente para citar o vincular este elemento: https://accedacris.ulpgc.es/jspui/handle/10553/61041

Campo DC	Valor	idioma
dc.contributor.advisor	Pérez Castellano, Juan Francisco	-
dc.contributor.author	Bordón Martel, Juan Carlos	-
dc.date.accessioned	2020-01-21T07:52:14Z	-
dc.date.available	2007-06-06T00:00:00Z	es
dc.date.available	2020-01-21T07:52:14Z	-
dc.date.issued	1998	en_US
dc.identifier.other	contentdm-postulpgc	es
dc.identifier.uri	https://accedacris.ulpgc.es/handle/10553/61041	-
dc.format	PDF	es
dc.format.mimetype	300 ppp., TIFF sin compresión	es
dc.language	spa	en_US
dc.rights	Acceso restringido para la comunidad universitaria de la ULPGC	es
dc.subject	3325 Tecnología de las telecomunicaciones	en_US
dc.subject.other	Telecomunicaciones	en_US
dc.subject.other	Electrónica	en_US
dc.title	Desarrollo de un compilador para representar descripciones VHDL mediante un grafo de flujo de datos	en_US
dc.type	info:eu-repo/semantics/studentThesis	en_US
dc.type	StudentThesis	en_US
dc.contributor.facultad	Escuela de Ingeniería de Telecomunicación y Electrónica	en_US
dc.identifier.absysnet	156679	es
dc.type2	Proyecto fin de carrera	en_US
dc.identifier.currens	431	es
dc.description.numberofpages	1 v.	es
dc.utils.revision	Sí	en_US
dc.identifier.ulpgc	Sí	es
item.grantfulltext	restricted	-
item.fulltext	Con texto completo	-
Colección:	Proyecto fin de carrera Restringido ULPGC

Inicia sesión para acceder

Vista resumida

Verifica