1. accedaCRIS
  2. Publicaciones
  3. Proyecto fin de carrera
Please use this identifier to cite or link to this item: http://hdl.handle.net/10553/60558
Title: Desarrollo hardware de un algoritmo paralelo para la multiplicación matríz-vector solapando cálculo y comunicaciones
Authors: Estupiñán Acosta, Montserrat
Director: Ojeda Guerra, Carmen Nieves 
Esper-Chaín Falcón, Roberto 
UNESCO Clasification: 3325 Tecnología de las telecomunicaciones
Keywords: Telecomunicaciones
Electrónica
Issue Date: 1998
Degree: Ingeniero Técnico de Telecomunicación
URI: http://hdl.handle.net/10553/60558
Rights: Acceso restringido para la comunidad universitaria de la ULPGC
Appears in Collections:Proyecto fin de carrera
Restringido ULPGC
Thumbnail
Adobe PDF (16,75 MB)
This file is reserved to the following groups: autenticados

En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.

Show full item record

Page view(s)

33
checked on Dec 2, 2023

Download(s)

10
checked on Dec 2, 2023

Google ScholarTM

Check


Share


Export metadata


Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.