Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/49660
Campo DC Valoridioma
dc.contributor.authorNavarro Botello,Héctoren_US
dc.contributor.authorNooshabadi, S.en_US
dc.contributor.authorMontiel-Nelson, J. A.en_US
dc.contributor.otherMontiel-Nelson, Juan-
dc.date.accessioned2018-11-24T09:41:54Z-
dc.date.available2018-11-24T09:41:54Z-
dc.date.issued2009en_US
dc.identifier.issn0013-5194en_US
dc.identifier.urihttp://hdl.handle.net/10553/49660-
dc.description.abstractSatisfiability problems (SAT) for register transfer level designs combine arithmetic blocks with Boolean logic to form a mixed integer linear programming (MILP) environment. The classic model of the two-input n-bit adder for MILP is straightforward. However, proposed is a more efficient method using a new set of inequalities that describes its integer hull polyhedron. This special model reduces the number of branches needed to solve the whole integer problem, optimising the overall efficiency of the SAT solver. Experimental results show a CPU time reduction greater than one order of magnitude or higher, depending on the size of the problem.en_US
dc.languagespaen_US
dc.publisher0013-5194-
dc.relation.ispartofElectronics lettersen_US
dc.sourceElectronics Letters[ISSN 0013-5194],v. 45, p. 348-349en_US
dc.subject3307 Tecnología electrónicaen_US
dc.subject.otheraddersen_US
dc.subject.otherBoolean algebraen_US
dc.subject.otherdigital arithmeticen_US
dc.subject.otherinteger programmingen_US
dc.subject.otherLinear programmingen_US
dc.subject.othercomputabilityen_US
dc.titleAdder model for mixed integer linear programmingen_US
dc.typeinfo:eu-repo/semantics/Articleen_US
dc.typeArticleen_US
dc.identifier.doi10.1049/el.2009.3637en_US
dc.identifier.scopus63349084847-
dc.identifier.isi000265233800007-
dcterms.isPartOfElectronics Letters-
dcterms.sourceElectronics Letters[ISSN 0013-5194],v. 45 (7), p. 348-U13-
dc.contributor.authorscopusid23028289000-
dc.contributor.authorscopusid6602486254-
dc.contributor.authorscopusid6603626866-
dc.description.lastpage349en_US
dc.description.firstpage348en_US
dc.relation.volume45en_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Artículoen_US
dc.identifier.wosWOS:000265233800007-
dc.contributor.daisngid8452012-
dc.contributor.daisngid1184738-
dc.contributor.daisngid184255-
dc.contributor.daisngid480589-
dc.identifier.investigatorRIDK-6805-2013-
dc.utils.revisionen_US
dc.contributor.wosstandardWOS:Navarro, H-
dc.contributor.wosstandardWOS:Nooshabadi, S-
dc.contributor.wosstandardWOS:Montiel-Nelson, JA-
dc.date.coverdateAbril 2009en_US
dc.identifier.ulpgces
dc.description.sjr0,665
dc.description.jcr0,97
dc.description.sjrqQ1
dc.description.jcrqQ3
dc.description.scieSCIE
item.grantfulltextnone-
item.fulltextSin texto completo-
crisitem.author.deptGIR IUMA: Equipos y Sistemas de Comunicación-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptGIR IUMA: Instrumentación avanzada-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.orcid0000-0003-4323-8097-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.fullNameNavarro Botello,Héctor-
crisitem.author.fullNameMontiel Nelson, Juan Antonio-
Colección:Artículos
Vista resumida

Visitas

46
actualizado el 06-jul-2024

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.