1. accedaCRIS
  2. Publicaciones
  3. Artículos
Please use this identifier to cite or link to this item: http://hdl.handle.net/10553/45042
DC FieldValueLanguage
dc.contributor.authorLópez, Sebastiánen_US
dc.contributor.authorTobajas, Félixen_US
dc.contributor.authorCallicó, Gustave M.en_US
dc.contributor.authorPérez, Pedro A.en_US
dc.contributor.authorDe Armas Sosa, Valentínen_US
dc.contributor.authorLópez Feliciano, José Franciscoen_US
dc.contributor.authorSarmiento, Robertaen_US
dc.contributor.otherLopez, Jose-
dc.contributor.otherLopez, Sebastian-
dc.contributor.otherCallico, Gustavo Marrero-
dc.contributor.otherSarmiento, Roberto-
dc.date.accessioned2018-11-22T06:49:39Z-
dc.date.available2018-11-22T06:49:39Z-
dc.date.issued2007en_US
dc.identifier.issn1225-6463en_US
dc.identifier.urihttp://hdl.handle.net/10553/45042-
dc.description.abstractThis letter presents an architecture based on a new double‐filter strategy to perform the adaptive in‐loop filtering process specified by the H.264/AVC standard. The proposed architecture shows considerable advantages, both in terms of hardware cost and latency, when compared with the approaches found in the most recent literature.en_US
dc.languageengen_US
dc.publisher1225-6463
dc.relation.ispartofETRI Journalen_US
dc.sourceETRI Journal[ISSN 1225-6463],v. 29, p. 396-398en_US
dc.subject3307 Tecnología electrónicaen_US
dc.subject.otherVideo decoderen_US
dc.subject.otherDeblockingen_US
dc.subject.otherFiltersen_US
dc.subject.otherH.264/AVCen_US
dc.titleA novel high performance architecture for H.264/AVC deblocking filteringen_US
dc.typeinfo:eu-repo/semantics/Articleen_US
dc.typeArticleen_US
dc.identifier.doi10.4218/etrij.07.0206.0234en_US
dc.identifier.scopus34250203196-
dc.identifier.isi000247216500018-
dcterms.isPartOfEtri Journal
dcterms.sourceEtri Journal[ISSN 1225-6463],v. 29 (3), p. 396-398
dc.contributor.authorscopusid57187722000-
dc.contributor.authorscopusid6602389338-
dc.contributor.authorscopusid56006321500-
dc.contributor.authorscopusid16481138800-
dc.contributor.authorscopusid6603181073-
dc.contributor.authorscopusid7404444793-
dc.contributor.authorscopusid35609452100-
dc.description.lastpage398en_US
dc.description.firstpage396en_US
dc.relation.volume29en_US
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Artículoen_US
dc.identifier.wosWOS:000247216500018-
dc.contributor.daisngid465777-
dc.contributor.daisngid800751-
dc.contributor.daisngid506422-
dc.contributor.daisngid5400394-
dc.contributor.daisngid1890333-
dc.contributor.daisngid1262195-
dc.contributor.daisngid846472-
dc.contributor.daisngid116294-
dc.identifier.investigatorRIDL-6046-2014-
dc.identifier.investigatorRIDL-8108-2014-
dc.identifier.investigatorRIDL-6036-2014-
dc.identifier.investigatorRIDNo ID-
dc.utils.revisionSíen_US
dc.contributor.wosstandardWOS:Lopez, S-
dc.contributor.wosstandardWOS:Tobajas, F-
dc.contributor.wosstandardWOS:Callico, GM-
dc.contributor.wosstandardWOS:Perez, PA-
dc.contributor.wosstandardWOS:de Armas, V-
dc.contributor.wosstandardWOS:Lopez, JF-
dc.contributor.wosstandardWOS:Sarmiento, R-
dc.date.coverdateEnero 2007en_US
dc.identifier.ulpgcSíen_US
dc.contributor.buulpgcBU-TELen_US
dc.description.jcr0,936
dc.description.jcrqQ2
dc.description.scieSCIE
item.fulltextCon texto completo-
item.grantfulltextopen-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.deptGIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos-
crisitem.author.deptIU de Microelectrónica Aplicada-
crisitem.author.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.author.orcid0000-0002-2360-6721-
crisitem.author.orcid0000-0002-3379-5052-
crisitem.author.orcid0000-0002-3784-5504-
crisitem.author.orcid0000-0002-1017-8107-
crisitem.author.orcid0000-0002-6304-2801-
crisitem.author.orcid0000-0002-4843-0507-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.parentorgIU de Microelectrónica Aplicada-
crisitem.author.fullNameLópez Suárez, Sebastián Miguel-
crisitem.author.fullNameTobajas Guerrero, Félix Bernardo-
crisitem.author.fullNameMarrero Callicó, Gustavo Iván-
crisitem.author.fullNameDe Armas Sosa, Valentín-
crisitem.author.fullNameLópez Feliciano, José Francisco-
crisitem.author.fullNameSarmiento Rodríguez, Roberto-
Appears in Collections:Artículos
Thumbnail
Adobe PDF (274,8 kB)
Show simple item record

SCOPUSTM   
Citations

3
checked on Oct 13, 2024

WEB OF SCIENCETM
Citations

2
checked on Oct 13, 2024

Page view(s)

69
checked on May 4, 2024

Download(s)

128
checked on May 4, 2024

Google ScholarTM

Check

Altmetric


Share


Export metadata


Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.