Diseño e implementación en FPGA del codificador entrópico CABAC para su empleo a bordo de satélites

Abstract

Este Trabajo de Fin de Grado (TFG) presenta el diseño e implementación en Field Programmable Gate Array (FPGA) del sistema de codificación entrópica Context Adaptative Binary Arithmetic Coding (CABAC) conforme al estándar H.264/AVC, con el propósito de ser utilizado en plataformas satelitales. La motivación principal del proyecto surge de la necesidad de optimizar tanto la transmisión de vídeo desde el espacio como su almacenamiento, donde los recursos de ancho de banda y procesamiento son especialmente limitados. En este contexto, CABAC representa una solución avanzada por su alta eficiencia en compresión de datos, aunque supone desafíos tanto conceptuales como a nivel de implementación hardware. El documento comienza con una revisión de los fundamentos de codificación de vídeo, centrándose en la estructura y funcionamiento a grandes rasgos del estándar H.264. Se profundiza en el módulo de interés, CABAC, detallándose cada una de las etapas que lo componen: binarización, modelado, de contextos y codificación binaria aritmética. En cuanto a la implementación, el diseño ha sido descrito en lenguaje Very high speed integrated circuit Hardware Description Language (VHDL) y se ha desarrollado utilizando herramientas de síntesis y simulación como Vivado™. El sistema ha sido verificado mediante la comparación con trazas generadas por el software de referencia JM 19.0, asegurando así que la implementación hardware reproduce correctamente el comportamiento de dicho software. Finalmente, se ha realizado la implementación para una FPGA AMD Artix™ 7, demostrando la factibilidad técnica de utilizar este diseño en un entorno real.

This project presents the design and implementation of the H.264/AVC video compression standard Context Adaptative Binary Arithmetic Coding (CABAC) entropy encoding system on a Field Programmable Gate Array (FPGA). The primary motivation behind the project lies in the need to optimize both video transmission and storage in space-based systems, where bandwidth and processing capabilities are notably constrained. In this context, CABAC emerges as an advanced solution offering high compression efficiency. However, due to its nature, it implies significant conceptual and hardware implementation challenges. The document begins with a theoretical review of video coding fundamentals, followed by a general overview of the H.264 standard. It then focuses on the CABAC module, thoroughly describing its internal stages —binarization, context modeling, and binary arithmetic coding— while explaining the operational modes of each block based on the type of data being encoded. The implementation has been developed in Very high speed integrated circuit Hardware Description Language (VHDL) and synthesized using tools such as Vivado™. The system was verified through comparison with reference traces generated by the JM 19.0 software, ensuring that the hardware implementation accurately replicates the behavior of the reference model. Finally, the design was implemented on an AMD Artix™ 7 FPGA, demonstrating the technical feasibility of this solution in a real environment.