Please use this identifier to cite or link to this item: http://hdl.handle.net/10553/117303
DC FieldValueLanguage
dc.contributor.advisorTobajas Guerrero, Félix Bernardoes
dc.contributor.advisorDe Armas Sosa, Valentínes
dc.contributor.authorDíaz López, Alexises
dc.date.accessioned2022-07-24T20:01:39Z-
dc.date.available2022-07-24T20:01:39Z-
dc.date.issued2022-
dc.identifier.otherGestión académica
dc.identifier.urihttp://hdl.handle.net/10553/117303-
dc.titleDiseño De Un Testbench Uvm Con Ip De Verificacion De Reactivos Para La Verificacion De Un Procesador Simdb Basicoes
dc.typeinfo:eu-repo/semantics/bachelorThesis
dc.typeBachelorThesis
dc.contributor.departamentoDepartamento de Ingeniería Electrónica y Automáticaes
dc.type2Trabajo final de grado
dc.identifier.matriculaTFT-67948es
dc.identifier.ulpgc
dc.contributor.buulpgcBU-TELes
dc.contributor.titulacionGrado en Ingeniería en Tecnologías de la Telecomunicaciónes
item.grantfulltextnone-
item.fulltextSin texto completo-
crisitem.advisor.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
crisitem.advisor.deptDepartamento de Ingeniería Electrónica y Automática-
crisitem.advisor.deptGIR IUMA: Sistemas de Información y Comunicaciones-
crisitem.advisor.deptIU de Microelectrónica Aplicada-
crisitem.advisor.deptDepartamento de Ingeniería Electrónica y Automática-
Appears in Collections:Trabajo final de grado
Show simple item record

Page view(s)

24
checked on Jan 24, 2024

Google ScholarTM

Check


Share



Export metadata



Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.